02实验二--MSI译码器、数选器和全加器及其应用解析

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,一、试验目的,1、把握MSI译码器和数选器的规律功能 和使用方法。,2、生疏MSI译码器、数选器的应用。,3、学习全加器、半加器的灵敏应用.,试验二 MSI译码器、数选器和全加器及其应用,二、试验原理,1、译码器,概念,特定含义：规章、挨次,二进制代码,某种代码,译 码,编 码,译码器,编码器,译码输入，二进制编码,0-7,依次对应,8,个输出,1,、,38,译码器,74LS138,八个输出端，低电平有效。,译码状态下，相应输出端为,制止译码状态下，输出均为,S,1,、,使能输入,与,逻辑。,EN=1,（,EN=0,，禁止译码，输出均为,),，译码,A,0,A,2,使能端的两个作用：,1消退译码器输出尖峰干扰,EN端的正电平的消逝在A0-A2稳定之后,EN端正电平的撤除在A0-A2再次转变之前,2规律功能扩展,避免,A,0,-A,2,在变化过程中引起输出端产生瞬时负脉冲,八中选一数据选择器CT74LS151,八选一需,三位地址码,2,、数据选择器,分类：二选一、四选一、八选一,全加器是实现,3,、,全加器的设计,全加器规律符号,全加器真值表,输入 输出,A,i,B,i,C,i,S,i,C,i+1,0 0 0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 0 1 0,1 0 1 0 1,1 1 0 0 1,1 1 1 1 1,一位二进制数,一位二进制数,低位来的进位,相加,和,高位进位,一加法器的功能与分类,功能：,实现,N,位二进制数相加,按实现方法分类,：串行进位加法器、超前进位加法器,1串行进位加法器,如图：用全加器实现,4,位二进制数相加。,低位全加器进位输出,高位全加器进位输入,2超前进位加法器,进位位直接由加数、被加数和最低位进位位,CI,0,形成。,加法器的规律符号:,加数,被加数,和,低位进位,进位,返回,芯片引脚图,P309,应用,N,位加法运算、代码转换、减法器、十进制加法,例,1.,试用四位加法器实现,8421BCD,码至余,3BCD,码的转换。,解：余,3,码比,8421,码多,3,，因此：,A,3,-A,0,：,8421,码,B3-B0：00113,CI,0,：,0,返回,三、试验仪器及器材,仪器：,数字规律电路试验箱,存储式数字示波器,函数发生器,器材：,74LS138 三八译码器P308 1个,74LS151 八选一数选器P308 1个,74LS283 四位二进制全加器P309 1个,四、试验任务,1、译码器74LS138规律功能测试；,2、数选器74LS151规律功能测试；,3、全加器74LS283规律功能测试；,4、利用全加器74LS283实现BCD码到余3码的转换。,试验结果为功能特殊时，要学会自己找缘由：,1、确认每根要使用的线都没断；,2、本次试验的每个芯片都要单独验证功能是否正常；,3、检查系统连接是否完全是依据了要求的原理图,校正好示波器的2个输入通道信号的显示标准信号,为了便于观看输出信号是否与输入信号同相，应将输入信号函数发生器信号接示波器的一个引入端，输出信号 接示波器的另一个引入端。,试验前的提示,五、试验报告要求,1、画出试验电路，画出波形图比照，并标上对应的地址码和输入输出端。,2、按试验要求列表，记录试验数据和真值 表，对试验结果进展分析。,3、对试验中觉察的问题进展争论。,六、试验预习要求,集成触发器及其应用,1、译码器规律功能测试,返回,2、数据选择器规律功能测试,八选一数据选择器,CT74LS151,返回,返回,3、全加器规律功能测试,