计算机原理图概要课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,计算机原理常用图,计算机原理常用图,1,基本结构,AH,TEMP,SHR,IDB,FR,ALU,控制信号,R0,R1,R2,R3,AR,RAM,数据输入,数据输出,基本结构AHTEMPSHRIDBFRALU控制信号R0R1R,微机系统的硬件结构,微,处,理,器,CPU,ROM,RAM,I/O,接口,输出设备,输入设备,地址总线AB,数据总线DB,控制总线CB,微机系统的硬件结构,微机系统的硬件结构 微处理器CPUROMRAMI/O接口,计算机原理图概要课件,8086的编程结构,执行部件（EU）,总线接口部件（,BIU,）,标志,运算寄存器,ALU,DS,SS,ES,输入/输出,控制电路,IP,CS,内部暂存器,20位,地址加法,16位,指令队列缓冲器,8位,16位,CH,DH,DI,SP,BP,SI,BH,AH,DL,CL,AL,BL,通用,寄存器,1,2,3,4,5,6,外部,总线,执行,部分,控制,电路,8088,8086,8086的编程结构执行部件（EU）总线接口部件（BIU）标志,物理地址的形成,.,20000H,25F60H,25F61H,25F62H,25F63H,2000H,段基址,逻,辑,地,址,段内偏移地址,5F62H,逻辑地址与物理地址,物理地址的形成.20000H25F,8086的寄存器结构,数据寄存器,地址指针及变址寄存器,控制寄存器组,段寄存器组,AX AH AL 累加器,BX BH BL 基址寄存器,CX CH CL 计数寄存器,DX DH DL 数据寄存器,通用寄存器组,SP 堆栈指针,BP 基址指针,SI 源变址指针,DI 目的变址指针,Flags 标志寄存器,IP 指令指针,CS 代码段寄存器,DS 数据段寄存器,SS 堆栈段寄存器,ES 附加段寄存器,15 8 7 0,OF DF IF TF SF ZF AF PF CF,D,15,D,14,D,13,D,12,D,11,D,10,D,9,D,8,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,8086的寄存器结构数据寄存器地址指针及变址寄存,典型的总线周期示意,读周期,总线读操作（对存储单元或I/O端口）,写周期,总线写操作（对存储单元或I/O端口）,中断响应周期,中断响应操作,空闲周期,总线空操作,典型的总线周期示意读周期总线读操作（对存储单元或I/O端,8086最小工作模式下控制核心单元的组成,地,5V,读写控制,读写控制,读写控制,CSH,奇地址存储体,8284,时钟,发生器,RESET,READY,CB,D,7,D,0,D,15,D,8,DB,CSL,偶地址存储体,CS,I/O,接口,AB,A,0,A,1,A,19,BHE,STB OE,8282,锁存器,8086CPU,MN/MX,INTA,RD,CLK WR,READY M/IO,RESET,ALE,BHE,A,19,-A,16,AD,15,-AD,0,DEN DT/R,T,OE,8286,收发器,D15,D0,8086最小工作模式下控制核心单元的组成地5V读写控制读写,9,CLK,T,1,T,2,T,3,T,4,A19A16,/,S6S3,M,/,IO,AD15AD0,ALE,S6 S3,A15 A0,D15 D0,低：I/O,高：M,A19A16,RD,DEN,DT,/,R,BHE/S7,BHE,S7,最小模式下存储器或I/O的读时序,CLKT1T2T3T4A19A16/S6S3M/IOAD,10,存储器访问（读数据）,存储器访问（读数据）,11,CLK,T,1,T,2,T,3,T,4,A19A16,/,S6S3,M,/,IO,AD15AD0,ALE,S6 S3,A15 A0,D15 D0,低：I/O,高：M,A19A16,RD,DEN,DT,/,R,BHE/S7,BHE,S7,CLKT1T2T3T4A19A16/S6S3M/IOAD,12,最小模式下存储器或I/O的写时序,CLK,T,1,T,2,T,3,T,4,A19A16,/,S6S3,M,/,IO,AD15AD0,ALE,S6 S3,A15 A0,D15 D0,低：I/O,高：M,A19A16,WR,DEN,DT,/,R,BHE/S7,BHE,S7,最小模式下存储器或I/O的写时序CLKT1T2T3T4A19,13,计算机原理图概要课件,14,8.2.2 内部结构,A组控制,数据总线,缓冲器,读/写,控制逻辑,B组控制,A组,A口,（8位）,A组,C口高位,（4位）,B组,C口低位,（4位）,B组,B口,（8位）,D,0,D,7,RD,RD,A,1,A,0,RESET,RD,PA,0,PA,7,PC,4,PC,7,PC,0,PC,3,PB,0,PB,7,图8.2 8255A内部框图,8.2.2 内部结构 A组控制数据总线读/写B组控制A组A组,15,图8.3 8255A引脚,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,40,39,38,37,36,35,34,33,32,31,30,29,28,27,26,25,24,23,22,21,PA,4,PA,5,PA,6,PA,7,PB,7,PB,5,PB,4,PB,3,PB,8,D,1,D,2,D,3,D,4,D,0,D,5,D,6,D,7,V,CC,RESET,WR,RD,CS,PA,3,PA,2,PA,1,PA,0,GND,A,1,A,0,PC,7,PC,6,PC,4,PC,0,PC,1,PC,2,PC,5,PB,0,PB,1,PB,2,PC,3,8255A,8.2.3 8255的引脚,图8.3 8255A引脚 1234567891011121,16,CS,A,1,A,0,RD,WR,读操作,内容,PC系统,实验平台,0,0,0,0,1,PA口数据总线（CPU）,数据,60H,300H,0,0,1,0,1,PB口数据总线（CPU）,数据,61H,301H,0,1,0,0,1,PC口数据总线（CPU）,数据,62H,302H,写操作,0,0,0,1,0,PA口 数据总线（CPU）,数据,60H,300H,0,0,1,1,0,PB口数据总线（CPU）,数据,61H,301H,0,1,0,1,0,PC口数据总线（CPU）,数据,62H,302H,0,1,1,1,0,控制寄存器数据总线,控制字,63H,303H,无操作情况,1,总线悬浮（三态）,0,1,1,总线悬浮,0,1,1,0,1,控制口不能读,63H,303H,表8.2 8255A基本操作与端口地址,CS A1A0RDWR读操作内容PC系统实验平台00001P,8.2.4 8255A的控制字,1.方式命令,作用：,指定8255A的,工作方式及其方式下3个并行端口（PA、PB、PC）的功能，是作输入还是作输出。,格式：,8位，其中最高位是特征位，,一定要写1,1,D,6,D,5,D,4,D,3,D,2,D,1,D,0,特征位,A组方式,00=0方式,01=1方式,10=2方式,11=不用,PA,0=输出,1=输入,PC,47,0=输出,1=输入,B组方式,0=0方式,1=1方式,PB,0=输出,1=输入,PC,03,0=输出,1=输入,8.2.4 8255A的控制字1D6D5D4D3D2D1D,外部引脚,(3)数据总线：,D0D7；,面向CPU的信号线,面向I/O设备的信号线,（4）计数器时钟信号CLK,（5）计数器门控选通信号GATE,（6）计数器输出信号OUT,(1)译码：,CS与A1A0：,(2)读/写：,RD、WR；,外部引脚(3)数据总线：D0D7；面向CPU的信号线面向I,8.4.2内部逻辑,内部结构6大部分,数据总线缓冲器，读/写逻辑,，,控制字寄存器,及3个独立的功能相同的,计数器,0、1、2。,8.4.2内部逻辑内部结构6大部分,16位当前计数值锁存器OL,16位减1计数器CE,16位计数初值寄存器CR,OUT,（减1至0时）,MSB,LSB,锁存后读出当前值,MSB,LSB,装入/读出初值,&,CLK,GATE,计数器0、1、2,计数器内部逻辑图,每个计数器内部都包含：,1个锁存器：,用于锁存减1计数器的内容，以供读出和查询。,1个可预置数,减法计数器：,每来一个时钟脉冲,它就做减1运算。,1个16位,初始值寄存器：,用于存放计数初值，和减1计数器的初值在初始化时一起装入。,16位当前计数值锁存器OL16位减1计数器CE16位计数初值,操,作,0 1 0 0 0,计数初值写入0#计数器,0 1 0 0 1,计数初值写入1#计数器,0 1 0 1 0,计数初值写入2#计数器,0 1 0 1 1,向控制字REG写控制字,写“读计数值/状态”命令,0 0 1 0 0,读0#计数器当前计数值,前一命令A1A0=11时，,D,7,D,6,为11且,D,5,为0或D,7,D,6,为非11且,D,5,D,4,为00时，读取的是当前计数值；,D,7,D,6,为11且,D,4,为0读取的是状态。,读0#计数器状态,0 0 1 0 1,读1#计数器当前计数值,读1#计数器状态,0 0 1 1 0,读2#计数器当前计数值,读2#计数器状态,0 0 1 1 1,无操作,1 *,禁止使用,0 1 1 *,无操作,CS,RD,WR,A1 A0,操 作0 1 0 0,计算机原理图概要课件,23,