第02章逻辑门电路v4

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,数字电路与逻辑设计,第二章 逻辑门电路,2.1,数字集成电路的特点和分类,集成电路的特点,将元件和连线制作在一块半导体基片,上,.,体积小、可靠性高、功耗低,.,集成度越来越高，功能、系统的集成,.,模拟和数字集成电路,TTL,和,MOS,集成电路,通用、专用集成电路，可编程逻辑器件,2.1,数字集成电路的特点和分类,集成电路的发展,:,小规模集成电路,:10,20,门,中规模集成电路,:20,100,门,大规模集成电路,:100,1000,门,超大规模集成电路,:1000,门以上,奔腾,IV,拥有,4200,万只晶体管,标准,SSI/MSI,具有批量大、价格便宜等特点，是传统数字系统设计中的主要逻辑器件。它的缺点是密度低，数字系统硬件规模大，印刷线路板走线复杂，焊点多，系统可靠性差、功耗大、时延大。,微处理器和单片机等逻辑器件虽然较好地弥补了标准器件的缺陷，但它们本身工作速度不够高，需要配合若干标准器件搭成的外围电路才可以工作。,2.1,数字集成电路的特点和分类,集成电路的分类,通用集成电路,:,如,RAM,专用集成电路,(ASIC),为满足特定功能需求而制造的专用芯片。集成度高，能减少系统的规模和功耗，提高系统的可靠性和工作速度，加密位可实现设计加密。,全定制电路,:,由半导体器件生产厂家专门设计与制造。,半定制电路,:,由,生产厂家预先做好的,单元电路组成,用,户可二次编程,有一定通用性。,可编程逻辑器件,PLD,:,器件内部集成大量功能独立的单,元和可配置的连线，用户可以借助开发工具，,对器件进行编程，实现其功能。,2.2,晶体管的开关特性,晶体二极管的开关特性,二极管的工作状态：截止、导通,信号传输时延,晶体三极管的开关特性,三极管的工作状态：截止、饱和,饱和深度,信号传输时延,2.2.1,晶体二极管的开关特性,一、工作状态,在大信号情况下，二极管的伏安特性曲线表现为强非线性，即,单向导电性,。因此，用两段折线近似表示伏安特性曲线，引入了间断点，二极管可视为,理想单向导电开关,。,二极管 二极管特性折线化 二极管开关模型,2.2.1,晶体二极管的开关特性,二、开关特性,反向恢复时间：,t,R,=,t,s,+,t,f,其中：,t,s,存储时间,t,f,下降时间,二极管由导通到截止,2.2.2,晶体三极管的开关特性,四种工作状态,工作状态,发射结,集电结,放 大,正 偏,反 偏,饱 和,正 偏,正 偏,截 止,反 偏,反 偏,反 向,反 偏,正 偏,在放大状态：,晶体管反相器,2.2.2,晶体三极管的开关特性,开关时间,延迟时间,t,d,上升时间,t,r,存储时间,t,s,下降时间,t,f,开通时间,关断时间,2.3,二极管逻辑门,二极管与门电路 二极管或门电路,输出：,高电平,5 V,低电平,0.7 V,输出：,高电平,4.3 V,低电平,0 V,A,B,C,Y,L,L,L,L,L,L,H,L,L,H,H,H,H,二极管与门输入和输出电平关系,A,B,C,Y,0,0,0,0,0,0,1,0,0,1,1,1,1,二极管与门真值表,2.3,二极管逻辑门,二极管与门电路 二极管或门电路,输出：,高电平,5 V,低电平,0.7 V,输出：,高电平,4.3 V,低电平,0 V,二极管门电路的缺点,1.,输入,/,输出电平不一致,.,2.,信号通过多级门电路时,会导致电平偏离,.,3.,带负载能力低,.,2.4,三极管反相器,反相器的工作原理,输入为脉冲信号：,V,IL,=0V,V,IH,=3V,晶体管工作在开关状态,电路实现“逻辑非”功能,2.4,三极管反相器,饱和深度,临界饱和状态：,在深度饱和情况下：,2.4,三极管反相器,反相器的负载能力,灌电流负载,晶体管输出低电平,负载电流,流入,反相器,灌电流降低了饱和深度,拉电流负载,晶体管输出高电平,负载电流,流出,反相器,拉电流降低了输出电平,晶体管反相器,灌电流负载,：见图,当晶体管,VT,饱和时，基极电流 。,灌电流,I,L,流入集电极，,I,C,=I,RC,+I,L,I,L,其中,饱和深度会随着,I,L,的增加而减小，当,I,L,进一步增加，,VT,将退出饱和，,Vo,将,不再,保持为低电平,2.4,三极管反相器,灌电流负载能力,指三极管从,饱和,退到临界饱和时所允许灌入的最大负载电流,I,LMAX,例如,输入高电平,V,IH,=3V,时，,基极电流为,I,b,=0.82mA,加灌电流负载后，,在临界饱和时，有：,Ec=12V,I,L,2.4,三极管反相器,因此，在保证管子饱和的前提下最大可能的集电极电流是,24.6mA,Ec=12V,I,L,2.4,三极管反相器,拉电流负载,当反相器三极管截止，输出为高电平时，负载电流,I,L,从反相器中流出来，形成拉电流。由于三极管截止，所以,I,C,=0,。,I,L,流经电阻,RC,的电流,I,RC,分为两部分，有：,2.4,三极管反相器,I,L,当负载电流,I,L,增加时，,I,VDq,将相应的减小。为了保证电路正常工作，高电平输出稳定，钳位二极管必须始终导通，有电流通过。,I,VDq,0,时流过负载的电流是允许的最大拉电流。即：,2.4,三极管反相器,R,C,越小，带拉电流负载能力越大,R,C,越大，带灌电流负载能力越强,2.4,三极管反相器,矛盾,2.5 TTL,与非门,图,2.5.1 LSTTL,与非门电路,2.5.1 TTL,与非门工作原理,输入有一个为低电平,输出为高电平,输入全部位高电平,输出为低电平,实现,与非逻辑,功能,逻辑电平：,高电平,3.6V,低电平,0.3V,输入级,中间级,输出级,2.5.1 TTL,与非门工作原理,与非门的输出端,不允许,直接相连。,TTL,与非门的特性及参数,电压传输特性,(1),阈值电压,V,T,=1.4 V,电压传输特性曲线转折区所对应的输入电压值,.,(2),关门电平,V,OFF,0.8 V,保证输出高电平时,输入低电平的最大值,.,(3),开门电平,V,ON,2 V,保证输出低电平时,输入高电平的最小值,.,TTL,与非门电压传输特性,TTL,与非门的特性及参数,电压传输特性,(4),低电平噪声容限,V,NL,=V,iLmax,V,oLmax,=V,off,V,oLmax,保证输出高电平时,允许叠加在输入低电平上的最大噪声电压,.,(5),高电平噪声容限,V,NH,=V,oHmin,V,iHmin,=V,oHmin,V,on,保证输出低电平时,允许叠加在输入高电平上的最大噪声电压,.,TTL,与非门电压传输特性,TTL,与非门的特性及参数,输入特性,(1),输入短路电流,I,iS,-1.5mA,当,U,i,=0,时的输入电流,.,(2),输入漏电流,I,iH,10,A,当,U,i,=U,iH,时,VT,1,倒置工作的输入电流,.,(3),关门电阻,R,OFF,和开门电阻,R,ON,关门电阻,:,保证与非门关闭，输出高电平,(U,OH,2.7V),时,允许,R,i,的最大,值.,开门电阻,:,保证与非门导通，输出低电平,(U,OL,0.2V),时,允许,R,i,的最小,值.,R,OFF,=700,R,ON,=2 k,注,:,门电路输入端悬空,相当于接高电平,.,为避免干扰,不用的输入端应接高电平,.,TTL,与非门的特性及参数,输出特性,扇出系数,:,推动同类门的个数，通常,N 8.,N=,I,Lmax,/,I,iL,TTL,与非门的灌电流与拉电流负载,或非门,与或非门,TTL,集成逻辑门,OC,门,采用,OC,门实现功能：,集电极开路与非门,R,的取值范围,?,OC,门负载电阻,R,的选取,例：假设有,n,个,OC,门并接在一起，其输出推动,m,个,TTL,与非门，试,计算负载电阻,R,的取值范围。,(1),计算,R,lmax,当所有,OC,门均为截止态时，,并接输出高电平：,若使：,则：,(2),计算,R,lmin,当有一个,OC,门输出低电平时，,并接输出低电平，流入电流：,若使：,则：,2.5.2,三态输出门,TTL,逻辑门,输出端始终有信号,高电平：,3.6V,低电平：,0.3V,总线结构,TTL,与非门,在数字系统中，广泛采用总线结构。,数据总线,子系统,部件,模块,2.5.2,三态输出门,三态门的输出有三种状态,逻辑,0,逻辑,1,高电阻状态,(,禁止态,),三态门的用途,实现总线的分时使用,实现数据双向传输,2.5.2,三态输出门,使能端,EN,1,实现与非功能,使能端,EN,0,输出呈高阻,F,A,B,E,三态门,应用举例,试写出下列门电路的逻辑表达式。,(a)OC,门电路,(b),三态门电路,所用的电源电压应该在指定范围内工作，,74,系列电路的,V,CC,=4.755.25V,除集电极开路门（简称,OC,门）和三态门外，多个,TTL,电路的输出端不能直接相连。所有,TTL,电路的输出端也不允许直接接电源或接地。,TTL电路使用中注意的问题,为避免干扰，,不使用的输入端应该根据逻辑功能的要求接低电平或接高电平,。,对于,LSTTL,，接低电平可经过一个小于,300,电阻接地，或直接接地；接高电平可经过一个小于,10K,的电阻接电源或直接接电源。在驱动电路中允许情况下，也可和已使用端并联使用（对于与非门，输入并联一般不会加重负载，其它门将根据内部电路情况确定）。,TTL电路使用中注意的问题,NMOS,管结构示意图,MOS,管的动态特性,MOS,管的电容效应,在数字电路中，,MOS,管的动态特性，即开关速度受这些电容充、放电过程的制约。,MOS,管导通电阻比晶体三极管的饱和导通电阻要大得多，,R,D,也比,R,C,大，所以它的开通和关闭时间，也比晶体管长，动态特性较差。,2.7 CMOS,逻辑门电路,MOS,管的开关特性,MOS,单管反相器,输入和输出波形,2.7 CMOS,逻辑门电路,工作原理：,1.,输入为低电平,V,IL,=0V,时,V,GS1,V,T1,T,1,管截止；,|V,GS2,|,V,T2,电路中电流近似为零,（忽略,T,1,的截止漏电流）,V,DD,主要降落在,T,1,上，输出为高电平,V,OH,V,DD,T,2,导通,2.,输入为高电平,V,IH,=V,DD,时,T,1,导通,T,2,截止，,V,DD,主要降在,T,2,上，,输出为低电平,V,OL,0V,。,电路,实现逻辑,“非”,功能,2.7 CMOS,逻辑门电路,CMOS,与非门,CMOS,与非门,通过驱动管,(NMOS,管,),串联，,实现“与”功能,.,当,A,和,B,为高电平时,输出低电平,当,A,和,B,有一个或一个以上为低电平时,输出高电平,电路实现,“与非”,逻辑功能,CMOS,或非门,CMOS,或非门,通过驱动管并联，实现“或”功能。,当,A,和,B,为低电平时,输出高电平,当,A,和,B,有一个或一个以上为高电平时,输出低电平,电路实现,“或非”,逻辑功能,漏极开路与非门（,OD,门）,输出相连实现,“,线与,”,功能,CMOS,三态门,在,CMOS,反相器的基础上增加,NMOS,管,T,1,PMOS,管,T,2,EN=1,T,1,和,T,2,截止,禁止态,;,EN=0,T,1,和,T,2,导通,F=A,C,MOS,传输门（,TG,）,工作原理：,1.,当控制端,C,为低电平时，,T,N,和,T,P,截止，传输门相当于开关断开。,2.,当控制端,C,为高电平时，,T,N,、,T,P,中至少有一只管子导通，使,V,O,=V,I,，相当于开关接通，传输门传输信息。,由此可见传输门相当于,一个理想的双向开关,。,CMOS,模拟开关,电路图,逻辑符号,CMOS,模拟开关,是,控制模拟信号传输的,一种电子开关，开关的通断由数字信,号控制。,反相器的作用是为传输门提供两个反,相控制信号。,CMOS,电路的优点,功耗小,：,CMOS,门工作时，总是一管导通另一管截止，因而几乎不由电