资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,2-4 并行I/O 端口,的使用,对单片机的控制，其实就是对I/O口的控制，无论单片机对外界进行何种控制，亦或接受外部的控制，都是通过I/O口进行的。单片机总共有P0、P1、P2、P3四个8位双向输入输出端口，每个端口都有锁存器、输出驱动器和输入缓冲器。4个I/O端口都能作输入输出口用，其中P0和P2通常用于对外部存储器的访问。,2-4 并行I/O 端口的使用对单片机的控制，其实就,1,4.1 MCS-51单片机的并行端口结构与操作,51系列单片机有,4,个I/O端口，每个端口都是,8位准双向口，,共占,32,根引脚。每个端口都包括一个锁存器(即专用寄存器,P0P3,)、一个输出驱动器和输入缓冲器。通常把4个端口笼统地表示为,P0P3,。,4.1 MCS-51单片机的并行端口结构与操作51系列单,2,在无片外扩展存储器的系统中，这4个端口的每一位都可以作为准双向通用I/O端口使用。在具有片外扩展存储器的系统中，,P2口,作为,高8位地址线,，,P0口分时,作为,低8位地址线,和,双向数据总线,。,51单片机4个I/O端口线路设计的非常巧妙，学习I/O端口逻辑电路，不但有利于正确合理地使用端口，而且会给设计单片机外围逻辑电路有所启发。,下面简单介绍一下输入/输出端口结构。,4.1.1 P0口和P2的结构,在无片外扩展存储器的系统中，这4个端口的每一位都可以,3,下图为,P0,口的某位,P0.n,(n=0,7)结构图，它由一个,输出锁存器、两个三态输入缓冲器和输出驱动电路,及控制电路组成。从图中可以看出，P0口既可以作,为I/O用，也可以作为地址/数据线用。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,一、P0口的结构,下图为P0口的某位P0.n(n=07)结构图，它由一个D,4,1、P0口作为,普通,I/O口,输出时,CPU发出控制电平“,0,”封锁“与”门，将输出上拉场效,应管T,1,截止，同时使多路开关MUX把锁存器,与输出,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,1、P0口作为普通I/O口输出时D QMUXP0.,5,驱动场效应管T,2,栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其,它拉流负载时，需要,外接上拉电阻,。P0的输出级可驱动8个LSTTL负载。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱,6,输入时-,分,读引脚,或,读锁存器,读引脚：,由传送指令,(,MOV,),实现；,(,引脚,指令见P50页）,下,面一个缓冲器用于读端口,引脚,数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,输入时-分读引脚或读锁存器D QMUXP0,7,输入时-,分,读引脚,或,读锁存器,读锁存器：,有些指令,如：ANL P0，A,称为“,读-改-写,”,指令，需要读锁存器。,上,面,一个缓冲器用于读端口,锁存器,数据。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,输入时-分读引脚或读锁存器D QMUXP0,8,*原因：,如果此时该端口的负载恰是一个晶体管,基极,，且原端口输出值为,1,，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。,*,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,*原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输,9,P0口必须接上拉电阻；,在读信号之前数据之前，先要向相应的锁存器做写1操作的I/O口称为准双向口；,三态输入缓冲器的作用：,（ANL P0，A）,P0口必须接上拉电阻；,10,准,双向口：,从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器,写“1”，,使T2截止，,引脚处于悬浮状态，,变为高阻抗输入。这就是所谓的,准,双向口。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,准双向口：D QMUXP0.n读锁存器内部总线写锁存,11,2、P0作为,地址/数据总线,在系统扩展时，P0端口作为,地址/数据总线,使用时，分为：,P0引脚,输出地址/数据,信息。,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,2、P0作为地址/数据总线 在系统扩展时，P0端口作为,12,CPU发出控制电平“,1,”，打开“与”门，又使多路开关MUX把CPU的,地址/数据总线,与T2栅极反相接通，输出地址或数据。由图上可以看出，上下两个FET处于反相，构成了推拉式的输出电路，其负载能力大大增强。,2、P0作为,地址/数据总线,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,CPU发出控制电平“1”，打开“与”门，又使多路开关,13,P0引脚,输出地址/输入数据,输入信号是从引脚通过输入缓冲器进入,内部总线,。,此时，CPU自动使MUX向下，并向P0口写“1”，,“读引脚”,控制信号有效，下面的缓冲器打开，外部数据读入内部总线。,2、P0作为,地址/数据总线,-真正的双向口,D Q,CLK Q,MUX,P0.n,读,锁存器,内部总线,写,锁存器,读,引脚,地址/数据,控制,V,CC,T1,T2,P0口引脚,2、P0作为地址/数据总线-真正的双向口D Q,14,总结特点：,（,1,）,P0,口可作通用,I/O,口使用，又可作地址,/,数据总线口；,（,2,）,P0,既可按字节寻址，又可按位寻址；,（,3,）,P0,作为输入口使用时：是准双向口；,（,4,）作通用,I/O,口输出时：是开漏输出；,（,5,）作地址,/,数据总线口时，,P0,是一真正双向口，而作通,用,I/O,口时，只是一个准双向口。,总结特点：,15,二、P2的内部结构,1.P2口作为,普通,I/O口,D Q,CLK Q,MUX,P2.n,读锁存器,内部总线,写锁存器,读引脚,地址,控制,V,CC,R,T,P2口引脚,CPU发出控制电平“0”，使多路开关,MUX,倒向锁存器,输出,Q,端，构成一个准双向口。其功能与P1相同。,二、P2的内部结构1.P2口作为普通I/O口D QM,16,2.P2口作为,地址总线,在系统扩展片外,程序存储器,扩展数据存储器且容量超过256B,(用MOVX DPTR指令),时，CPU发出控制电平“,1,”，使多路开关,MUX,倒,内部地址线,。此时，P2输出高8位地址。,D Q,CLK Q,MUX,P2.n,读锁存器,内部总线,写锁存器,读引脚,地址,控制,V,CC,R,T,P2口引脚,2.P2口作为地址总线D QMUXP2.n读锁存,17,2,、特点：,（,1,）,当,P2,口作为通用,I/O,时，是一准双向口。,（,2,）,从,P2,口输入数据时，先向锁存器写“,1,”。,（,3,）,可位寻址，也可按字节寻址,（,4,）,可输出地址高,8,位。,2、特点：,18,4.1.2 P1口、P3口的内部结构,P1口的一位的结构,它由一个,输出锁存器,、,两个三态输入缓冲器,和,输出驱动电路,组成-准双向口。,D Q,CLK Q,P1.n,读,锁存器,内部总线,写,锁存器,读,引脚,V,CC,R,T,P1口引脚,4.1.2 P1口、P3口的内部结构 P1口的一位,19,P3的内部结构,D Q,CLK Q,P3.n,读,锁存器,内部总线,写锁存器,读,引脚,V,CC,R,T,P3口引脚,第二,输入功能,第二,输出功能,一、作为通用I/O口与,P1口类似-准双向口(W=1),W,P3的内部结构D QP3.n读锁存器内部总线写锁存,20,P3的内部结构,D Q,CLK Q,P3.n,读,锁存器,内部总线,写锁存器,读,引脚,V,CC,R,T,P3口引脚,第二,输入功能,第二,输出功能,二、,P3,第二功能(,Q=1,),此时引脚部分输入,(,Q=1,、W=1),部分输出,(,Q=1,、W输出),。,W,P3的内部结构D QP3.n读锁存器内部总线写锁存,21,P3,第二功能各引脚功能定义：,P3.0：RXD,串行,口输入,P3.1：TXD,串行,口输出,P3.2：INT0,外部中断,0输入,P3.3：INT1,外部中断,1输入,P3.4：T0,定时器,0外部输入,P3.5：T1,定时器,1外部输入,P3.6：WR外部写,控制,P3.7：RD外部读,控制,P3第二功能各引脚功能定义：,22,综上所述：当P0作为I/O口使用时，特别是作为输出时，输出级属于开漏电路，必须外接上拉电阻才会有高电平输出；如果作为输入，必须先向相应的锁存器写“1”，才不会影响输入电平。,当CPU内部控制信号为“1”时，P0口作为地址/数据总线使用，这时，P0口就无法再作为I/O口使用了。,综上所述：当P0作为I/O口使用时，特别是作为输出时，输出级,23,P1、P2 和P3 口为准双向口,在内部差别不大,但使用功能有所不同。,P1口是用户专用 8 位准双向I/O口,具有通用输入/输出功能,每一位都能独立地设定为输入或输出。当有输出方式变为输入方式时,该位的锁存器必须写入“1”,然后才能进入输入操作。,P2口是 8 位准双向I/O口。外接I/O设备时,可作为扩展系统的地址总线,输出高8位地址,与P0 口一起组成 16 位地址总线。对于 8031 而言,P2 口一般只作为地址总线使用,而不作为I/O线直接与外部设备相连。,P1、P2 和P3 口为准双向口,在内部差别不大,但使用,24,2,、特点：,（,1,）,作通用,I/O,时，“选择输出功能”应保持高电平，,（,2,）,工作于第二功能时，该位锁存器应置,1,，,（,3,）,作输入口时，输出锁存器和选择输出功能端都应,置,1,（,4,）,第二功能专用输入，取自输入通道第一缓冲器,（,G1,）输出端，通用输入信号取自“读引脚”。,2、特点：,25,小结：,1,、,P0,口：地址低,8,位与数据线分时使用端口，,2,、,P1,口：按位可编址的输入输出端口，,3,、,P2,口：地址高,8,位输出口,4,、,P3,口：双功能口。若不用第二功能，也可作通用,I/O,口。,5,、按三总线划分：,地址线：,P0,低八位地址，,P2,高八地址；,数据线：,P0,输入输出,8,位数据；,控制线：,P3,口的,8,位加上,/PSEN,、,ALE,共同完成 控制总线。,小结：地址线：P0低八位地址，P2高八地址；,26,布置作业：,P43 1/2,布置作业：P43 1/2,27,
展开阅读全文