スピル制御用機器ppt课件

書式設定,書式設定,第 2,第 3,第 4,第 5,J-PARC遅取出加速器連絡会 2007/10/26,Akio Kiyomichi,*,2007,年,10,月,26,日,素核研,SubGr.,清道明男,制御,制御概要,Q,電磁石,DSP,装置,HIMAC,試験,今後,J-PARC遅取出加速器連絡会 2007/10/26,1,Akio Kiyomichi,2007年10月26日制御J-PARC遅,制御用機器,取出平坦化、除去行機器,EQ,（取出極電磁石）,H20,年度製作,成形,、,1kHz,程度,除去,EQ,磁場変,Tune,変,Spill Height=Intensity/Time,電流（,I,EQ,）調整,：,0.1mm,積層鋼板,磁場勾配,2T/m,、,通常,Q,磁石,1/10,、応答時間重視,RQ,（高速除去用極電磁石）,1kHz,以上,除去,：積層鋼板,or,空芯,or,磁場勾配,0.2T/m,、,通常,Q,磁石,1/100,、応答時間重視,装置,DSP,信号、強度,EQ,RQ,電流変更,EPICS,遠隔操作,Time,Intensity,Spill Height=Intensity/Time,I,EQ,Spill,成形,除去,J-PARC遅取出加速器連絡会 2007/10/26,2,Akio Kiyomichi,制御用機器取出平坦化、除去行機,機器配置,真空遮蔽膜,信号,加速器側側仕切,真空遮蔽膜散乱粒子計測作,HD,側,MR,側,D2,電源棟：,Q,磁石電源、装置,中央制御棟：,、遠隔制御,Q,磁石：部,強度：,MR,中設置,：,真空遮蔽膜設置,D2,電源棟,HD,Linac,RCS,MR,強度,中央制御棟,Q,磁石,J-PARC遅取出加速器連絡会 2007/10/26,3,Akio Kiyomichi,機器配置真空遮蔽膜信号,構成,EQ,RQ,電磁石,DSP,制御部,信号,強度信号,信号,取出開始終了,PC,通信部,LAN,取出,量,中央制御棟,加速器内残量,電磁石制御信号,J-PARC遅取出加速器連絡会 2007/10/26,4,Akio Kiyomichi,構成EQ,RQ電磁石DSP制御部,EQ,電磁石仕様,Design of EQ using Tosca Simulation(3D approach),中心磁場勾配,2.60 T/m,数,22 Turn/pole,電流,301 A,磁場長,0.7m,径,160cm,8.8 mH/m,抵抗,97 m,電圧,1.1 V/A 20 Hz 54 V/A 1000 Hz,鉄芯材料：,0.1mm,積層鋼板,磁場勾配通常,MR-Q,磁石,1/10,応答時間重視,1kHz,程度除去能力,電磁石台直列接続（電源台）,-modulation,、,Tune,変,J-PARC遅取出加速器連絡会 2007/10/26,5,Akio Kiyomichi,EQ電磁石仕様Design of EQ using Tos,EQ電磁石運転,成形時電流,FT 0.7 sec,、元分布型場合,制御予測電流。極端例,J-PARC遅取出加速器連絡会 2007/10/26,6,Akio Kiyomichi,EQ電磁石運転成形時電流J-,DSP構成,開発項目,DSP,入出力部：,I/O,、,AD,変換,通信部：,EPICS,遠隔制御,遠隔制御：、変更。,装置,DSP,(TI TMS320C6713),EPICS-IOC,(SZ130-SIL),KEK-VME,GP-IO,KEK,G,開発,LAN,中央制御棟操作,取出,強度,情報,MR,Timing,A/D,A/D,O/E,E/O,D-IO,D-IO,D2,Amp,EQ,電流,E/O,O/E,D-IO,O/E,D/A,or,RQ,D-IO,E/O,O/E,D-IO,O/E,D/A,or,D-IO,J-PARC遅取出加速器連絡会 2007/10/26,7,Akio Kiyomichi,DSP構成開発項目,取出制御,KEK-PS,運転運用実績,2000,年以降：回路（点線内）,化状態時間変化対最適選択可能,J-PARC,同踏襲、最適化行,gain,取出電磁石,残量信号,取出信号,信号,目標値,差分,制御信号,取出時間幅,Filter,除去,J-PARC遅取出加速器連絡会 2007/10/26,8,Akio Kiyomichi,取出制御KEK-PS運転運用実績gain,EQ,制御演算,X(n),A1,A2,A3,R(n),W(n),Y(n),+,+,EQ,制御伝達関数,離散化,T1,：,19.1,T2,：,7.44,T3,：,1.73,T4,：,1300,A1,：,0.76923,A2,：,0.24954,A3,：,0.00052,制御、連続時間系,(s),示伝達関数,Z,変換離散時間系,(z),関数変換,J-PARC遅取出加速器連絡会 2007/10/26,9,Akio Kiyomichi,EQ制御演算X(n)A1A2A3R(n)W(n),ADC,入力信号,3ch,同時取得,誤差値,X(n),算出,信号確認,電磁石制御演算,Gain,時分割選択,残量応最適,gain,選択,gain1,選択,gain4,選択,gain2,選択,gain5,選択,gain3,選択,DAC,電磁石制御信号,出力,DAC,0,出力,max,90%,70%,50%,30%,min,目標値,ref(t),算出,J-PARC遅取出加速器連絡会 2007/10/26,10,Akio Kiyomichi,ADC入力信号誤差値X(n)算出信号確認電磁石制御,左：擬似信号発生器,右：,DSP,+,拡張,装置試作機（武蔵工大）,正面,中身,搭載,DSP,TMS320C6713,最小（動作周波数）,4.44ns,(255MHz),周波数,1kHz,200kHz,入力部,16,8,出力部,16,4,DSK6713IFA,(,上,),C6713DSK,(,下,),Texas Instruments,社製,DSP,平塚社製拡張,強度,EQ,RQ,J-PARC遅取出加速器連絡会 2007/10/26,11,Akio Kiyomichi,左：擬似信号発生器装置試作機（武蔵工大）正面中,ADC,FPGA,(PSD,Memory),DAC,FPGA,(CPU,Linux),Ethernet,DSP,装置開発(Mark-II),DSP board:,TMS320C6713 DSK,高性能,32,浮動小数点,DSP,搭載,性能：,2400 MIPS,1350MFLOPS,AD/DA card:,ORS-112,16bit x4 ADC 2.5MSPS,16bit x4 DAC 625kSPS,I/O:GP-IO,入出力利用,(PSD),実時間処理,逐次周波数解析開発,Network I/O:,SUZAKU-S,Ethernet I/O,OS:Linux,EPICS,遠隔制御利用,J-PARC遅取出加速器連絡会 2007/10/26,12,Akio Kiyomichi,ADCFPGADACFPGAEthernet DSP,HIMAC 試験,放射線医学総合研究所,HIMAC,J-PARC,同,1/3,共鳴遅取出,EQ,相当取出調整用,Q,磁石（,QDS,）利用可能,2007,年,7,月装置試作機（,Mark-I,）,KEK-PS,用、調整,成形実施,J-PARC遅取出加速器連絡会 2007/10/26,13,Akio Kiyomichi,HIMAC 試験放射線医学総合研究所HIMACJ-PA,測定,Spill,Beam,Intensity,Smoothing,後,成形成功。,（高周波成分無視）,得,Timing,Gate,QDS(EQ),Input Pattern,Spill,Beam,Intensity,DSP,QDS(EQ)off,QF linear ramping,Smoothing,後,J-PARC遅取出加速器連絡会 2007/10/26,14,Akio Kiyomichi,測定SpillBeamSmoothing後,周波数解析,高速変換,(FFT),周波数解析,（,50Hz,倍数）,RF,（,1.4kHz,倍数）,1.4kHz,HIMAC,振動数起源,実際運転取出時,RF,成分現,時,50Hz,100Hz,成分消,QDS,成形程度除去可能,処理追加：次実験項目,DSP,QDS(EQ)off,1.4kHz,2.8kHz,600Hz,50Hz,200Hz,100Hz,300Hz,400Hz,1200Hz,J-PARC遅取出加速器連絡会 2007/10/26,15,Akio Kiyomichi,周波数解析高速変換(FFT)周波数解析D,制御関係,Q,磁石、電源,Q,磁石、電源設計,H19,年度,Q,磁石、電源製作,H20,年度,Q,磁石通電試験、磁場測定,H21,年春,Q,磁石、電源,H21,年夏,制御装置,DSP,部試作、動作試験,Done,部通信部開発,H19,年度,EPICS,開発,H20,年度,制御試作試験、実機製作,-H20,年,9,月,HIMAC,試験：,年数回取得、各開発適宜実施,制御,測定系準備,-H20,年秋,開始：,H21,年,10,月,遅取出開始：,H20,年,12,月、制御：,H21,年,10,月,J-PARC遅取出加速器連絡会 2007/10/26,16,Akio Kiyomichi,制御関係Q磁石、電源J-P,清道、中川、冨澤、佐藤（,KEK,）：制御全般,安達、染谷（,KEK,）：電磁石、電源,市川、上遠野、持木（武蔵工大）：装置,武藤（,KEK,）、野田、渋谷（放医研）：実験協力者,J-PARC遅取出加速器連絡会 2007/10/26,17,Akio Kiyomichi,清道、中川、冨澤、佐藤（KEK）：制御全般,予備,J-PARC遅取出加速器連絡会 2007/10/26,18,Akio Kiyomichi,予備J-PARC遅取出加速器連絡会 2007/,DSP,TMS320C6713 DSK,概要,高性能,32,浮動小数点,DSP,搭載,Xilinx SPARTAN 3 FPGA,搭載,CPU,TMS320C6713,最高性能,2400 MIPS,1350 MFLOPS,周波数,225 MHz,RAM,容量,8 M,SDRAM,用,0.5 M,C,、（、）,J-PARC遅取出加速器連絡会 2007/10/26,19,Akio Kiyomichi,DSP TMS320C6713 DSK概要J-PARC,AD/DA,ORS-112,入力,16 bit AD9260 x 4,Up to 2.5 MSPS,4Vpp,200 Ohm inputs,AC or DC coupled inputs,出力,16 bit LTC2602(2ch,内蔵,)x 2 Up to 625kSPS/ch,FPGA Vartex1000-4C,(PSD),実時間処理,内部確保,J-PARC遅取出加速器連絡会 2007/10/26,20,Akio Kiyomichi,AD/DA ORS-112入力J-PAR,通信用,IO,SUZAKU,SZ130-SIL,FPGA,中,CPU,搭載,FPGA,：,XC3S1200E-4FG320C,CPU,：,MicroBlaze,DRAM,：,16MB x 2,：,8MB(SPI),LAN,：,100 BASE-TX/10 BASE-T,OS,：,CLinux 2.6,J-PARC遅取出加速器連絡会 2007/10/26,21,Akio Kiyomichi,通信用IO SUZAKU SZ130-SILFPGA,Mark-,品、専用,構成,ADC,接続,DAC,接続,（,DSP,C6713,）,接続,（,FPGA SPARTAN3,）,接続,（,RAM,、,SIMM,）,一部接続,I,O,（、,toPC),接続,ADC,DSP,DAC,Ethernet,FPGA