NO52同步时序电路课件

,#,第,1,页,数字电路与数字逻辑,第五章 同步时序电路,74175,型四,D,触发器中，当接收命令（即时钟脉冲,CP,）,到来时，数码便送到寄存器保存起来。由于寄存器中触发器的状态改变是与时钟脉冲,CP,同步的，故称为同步送数方式。,利用触发器的置（复）位端也可实现送数，达到寄存数码的目的，这种工作方式称为异步送数，寄存器状态改变的时刻与时钟脉冲,CP,无关。,在这两个寄存器中，数码的各位是并行输入的，寄存器寄存的数码也是并行输出的。,1.单一寄存器,74175型四D触发器中，当接收命令（即时,1,输入,输出,74175型四,D,触发器的逻辑图,1,D,R,d,C1,Q,4,D,1,1,D,R,d,C1,Q,3,D,2,1,D,R,d,C1,Q,2,D,3,1,D,R,d,C1,Q,1,D,4,CK,置0,F,1,F,2,F,3,F,4,R,d,是异步清零控制端,。,D,1,D,4,是并行数据输入端,，,CK,为时钟脉冲端,。,Q,1,Q,4,是并行数据输出端,。,输入输出74175型四D触发器的逻辑图1DRdC1Q4D11,2,异步送数的寄存器,输入,输出,低电平有效,1,D,C1,Q,4,D,4,1,D,C1,Q,3,D,3,1,D,C1,Q,2,D,2,1,D,C1,Q,1,D,1,接收,命令,&,&,&,&,&,&,&,&,F,1,F,2,F,3,F,4,异步送数的寄存器输入输出低电平有效1DC1Q4D41DC1Q,3,1,2,3,4,5,6,7,10,9,8,14,13,12,11,15,16,17,18,19,20,1,Q,1,D,2,D,2,Q,3,Q,3,D,4,D,4,Q,GND,输出控制,时钟,V,CC,5,D,6,D,7,D,8,D,5,Q,6,Q,7,Q,8,Q,7 4,L S 3 7 4,低电平,有效,正边沿,触发,八,D,寄存器：三态输出,共输出控制,共时钟,123456710981413121115161718192,4,2.寄存器堆,2.寄存器堆,5,二、移位寄存器,所谓,“,移位,”,，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。,根据移位方向,，常把它分成三种：,寄存器,左移,(,a,),寄存器,右移,(,b,),寄存器,双向,移位,(,c,),1.移位寄存器的逻辑结构,二、移位寄存器 所谓“移位”，就是将寄存器所存各位数据,6,根据移位数据的输入输出方式,，又可将它分为四种：,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,FF,串入串出,串入并出,并入串出,并入并出,串,行输,入,串,行输,出,串,行输,入,并,行输,出,并,行输,入,串,行输,出,并,行输,入,并,行输,出,注：,移位寄存器的触发器,选用主从或边沿触发器。,根据移位数据的输入输出方式，又可将它分为四种：FFFFFF,7,S,D,Q,Q,D,Q,Q,D,Q,Q,D,Q,Q,D,&,&,&,&,A,0,A,1,A,2,A,3,R,D,CLR,LOAD,移位脉冲,CP,0,串行输出,数 据 预 置,3,2,1,0,存数脉冲,清零脉冲,四位并入-串出的左移寄存器,初始状态,：,设,A,3,A,2,A,1,A,0,1011,在存数脉冲作用下，,Q,3,Q,2,Q,1,Q,0,1011。,D,0,0,D,1,Q,0,D,2,Q,1,D,3,Q,2,下面将重点讨论蓝颜色电路,移位寄存器,的工作原理。,Q,Q,D,Q,Q,D,Q,Q,D,Q,Q,D,移位脉冲,CP,0,串行输出,3,2,1,0,SDQQDQQDQQDQQD&A0A1A2A3RDCL,8,D,0,0,D,1,Q,0,D,2,Q,1,D,3,Q,2,Q,Q,D,Q,Q,D,Q,Q,D,Q,Q,D,移位脉冲,CP,0,串行输出,3,2,1,0,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,Q,3,Q,2,Q,1,Q,0,D,3,D,2,D,1,D,0,设初态,Q,3,Q,2,Q,1,Q,0,1011,用波形图表示如下：,Q,3,Q,2,Q,1,Q,0,CP,1,1,0,1,0,0,1,1,0,0,1,1,0,0,0,0,0,0,0,0,0,0,0,1,D0 0D1 Q0D2 Q1D3 Q2,9,Q,A,1,D,C1,R,&,&,&,1,1,D,C1,R,&,&,&,1,1,D,C1,R,&,&,&,1,1,D,C1,R,&,&,&,1,1,1,1,1,1,&,1,Q,B,Q,C,Q,D,CLR,CK,D,R,D,L,S,0,S,1,A,B,C,D,2.集成化移,位寄存器,74,LS194,QA1DC1R&11DC1R&11DC1R&,10,R,右移串行输入,L,左移串行输入,A、B、C、D,并行输入,V,CC,Q,A,Q,B,Q,C,Q,D,S,1,S,0,CK,Q,A,Q,B,Q,C,Q,D,CP,S,1,S,0,CLR,L,D,C,B,A,R,A,B,C,D,R,L,CLR,GND,74,LS194,15,16,14,13,12,11,10,9,1,2,3,4,5,6,7,8,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从,Q,A,向,Q,D,移动),左移(从,Q,D,向,Q,A,移动),并行输入,CLR,CK,S,1,S,0,功 能,R右移串行输入L左移串行输入A、B、C、D并行输入VC,11,三、寄存器和移位寄存器的应用,1.组成寄存器堆,使能,数据输入,地址,Q,1,Q,2,Q,3,Q,4,D,1,D,2,D,3,D,4,Q,1,Q,2,Q,3,Q,4,D,1,D,2,D,3,D,4,Q,1,Q,2,Q,3,Q,4,D,1,D,2,D,3,D,4,0,A,B,C,D,1,8,9,7,寄存命令,译码器,直接清零,8,4,寄存器堆,三、寄存器和移位寄存器的应用1.组成寄存器堆使能数据输入地址,12,2.串行-并行变换,并行输出,清零,串行输入,D,6,D,0,转换完成信号,S,0,S,1,CK,1,Q,A1,Q,B1,Q,C1,Q,D1,S,0,S,1,CK,2,Q,A2,Q,B2,Q,C2,Q,D2,D,R,D,R,A,1,B,1,C,1,D,1,A,2,B,2,C,2,D,2,74,LS194(1),74,LS194(2),Q,1,Q,2,Q,3,Q,4,Q,5,Q,6,Q,7,Q,8,1,1,CLR,CLR,1,CK,1,S,1,S,0,=,11,并行输入,S,1,S,0,=,01,右移,0清零,1并行输入(,S,1,S,0,=11),2右移(,S,1,S,0,=,0,1),3右移(,S,1,S,0,=,0,1),4右移(,S,1,S,0,=,0,1),5右移(,S,1,S,0,=,0,1),6右移(,S,1,S,0,=,0,1),7右移(,S,1,S,0,=,0,1),8并行输入(,S,1,S,0,=11),CK,2.串行-并行变换并行输出清零串行输入转换完成信号S0S1C,13,CK,Q,1,Q,2,Q,3,Q,4,Q,5,Q,6,Q,7,Q,8,操作,0,0,0,0,0,0,0,0,0,清零,1,D,6,0,1,1,1,1,1,1,并行输入(,S,1,S,0,=11),2,D,5,D,6,0,1,1,1,1,1,右移(,S,1,S,0,=,0,1),3,D,4,D,5,D,6,0,1,1,1,1,右移(,S,1,S,0,=,0,1),4,D,3,D,4,D,5,D,6,0,1,1,1,右移(,S,1,S,0,=,0,1),5,D,2,D,3,D,4,D,5,D,6,0,1,1,右移(,S,1,S,0,=,0,1),6,D,1,D,2,D,3,D,4,D,5,D,6,0,1,右移(,S,1,S,0,=,0,1),7,D,0,D,1,D,2,D,3,D,4,D,5,D,6,0,右移(,S,1,S,0,=,0,1),8,D,6,0,1,1,1,1,1,1,并行输入(,S,1,S,0,=11),七位串入并出状态表,CLR,CKQ1Q2Q3Q4Q5Q6Q7Q8操作000000000清,14,3.并行-串行变换,&,G,1,S,0,S,1,CK,1,Q,A1,Q,B1,Q,C1,Q,D1,S,0,S,1,CK,2,Q,A2,Q,B2,Q,C2,Q,D2,D,R,D,R,A,1,B,1,C,1,D,1,A,2,B,2,C,2,D,2,D,0,D,1,D,2,D,3,D,4,D,5,D,6,1,1,CK,启动,脉冲,移位脉冲,&,G,2,串行输出,并行输入,74,LS194(1),74,LS194(2),3.并行-串行变换&G1S0 S1 CK1QA1QB1QC1,15,寄存器各输出端状态,Q,A1,Q,B1,Q,C1,Q,D1,Q,A2,Q,B2,Q,C2,Q,D2,寄存器工作方式,0,D,0,D,1,D,2,D,3,D,4,D,5,D,6,1 0,D,0,D,1,D,2,D,3,D,4,D,5,1 1 0,D,0,D,1,D,2,D,3,D,4,1 1 1 0,D,0,D,1,D,2,D,3,1 1 1 1 0,D,0,D,1,D,2,1 1 1 1 1,0,D,0,D,1,1 1 1 1 1,1,0,D,0,CK,并行输入(,S,1,S,0,=11),右移(,S,1,S,0,=,0,1),右移(,S,1,S,0,=,0,1),右移(,S,1,S,0,=01),右移(,S,1,S,0,=01),右移(,S,1,S,0,=01),七位并入串出状态表,0,D,0,D,1,D,2,D,3,D,4,D,5,D,6,并行输入(,S,1,S,0,=,1,1),右移(,S,1,S,0,=,0,1),1,2,3,4,5,6,7,8,寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2,16,4.序列信号发生器,74194,CK,R,D,1,0,START,CLR,Q,A,Q,B,Q,C,Q,D,S,1,S,0,CK,Q,A,Q,B,Q,C,Q,D,0,0,0,0,1,0,0,0,1,1,0,0,1,1,1,0,1,1,1,1,0,1,1,1,0,0,1,1,0,0,0,1,序列顺序,循环,由移位寄存器和组合反馈网络组成，从移存器的某一输出端可以得到周期性的序列码。,1,4.序列信号发生器74194CKRD10STARTCLRQ,17,设计步骤：,根据给定序列信号的循环长度,M,，,确定移存器位数,n，2,n-1,M2,n,。,确定移位寄存器的,M,个独立状态。,将给定的序列码按照移位规律每,n,位一组，划分为,M,个状态。若,M,个状态中出现重复现象，则应增加移存器位数。用,n,+1,位再重复上述过程，直到划分为,M,个独立状态为止。,根据,M,个不同状态列出移存器的状态顺序表和反馈函数表，求出反馈函数,F,的表达式。,检查自启动性能。,画逻辑图。,设计步骤：根据M个不同状态列出移存器的状态顺序,18,例：,设计一个产生,100111,序列的反馈移位型序列信号发生器（左移）。,解：,确定移存器位数,n,。,因,M,=6，,故,n,3。,确定移存器的六个独立状态,。,将序列码,100111,按照移位规律每三位一组,，,划分六个状态为,100、001、011、111、111、110。,其中状态,111,重复出现，故取,n,=4，,并重新划分六个独立状态为,1001、0011、0111、1111、1110、1100。,因此确定,n,=4，,用一片,74,LS194,即可,。,例：设计一个产生 100111 序列的反馈移位型序列信号发生,19,Q,A,Q,B,Q,C,1,0,0,0,0,1,0,1,1,1,1,1,1,1,1,1,1,0,1,0,0,Q,A,Q,B,Q,C,Q,D,1,0,0,1,0,0,1,1,0,1,