D触发器电路设计及计数器设计

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,东南大学电工电子实验中心,*,电子线路实践,D,触发器电路设计,2024/11/11,东南大学电工电子实验中心,1,本次实验目的,掌握集成触发器的工作原理及使用方法,学习时序逻辑电路的设计和调试方法,掌握移位寄存器等中规模集成时序逻辑电路的使用方法,本次实验内容,用,74LS74,设计一个模十计数器（即,09,循环显示）,(,必做,),设计广告流水灯（必做）（教材,106,页第,3,题）,触发器逻辑功能测试（选做）（教材,105,页第,1,题）,1,）设计电路,2,）连接电路并进行静态验证或动态验证,用,74LS74,设计一模十计数器,实验要求,用,74LS74,设计一模十计数器,74LS74,功能介绍,状态方程,:,D,触发器逻辑符号,:,D,触发器功能表,:,74LS74,管脚图,:,用,74LS74,设计一模十计数器,实验电路设计,设计广告流水灯,实验要求,设计要求：共有,8,个灯,要求用,74LS138,及,74LS74,设计电路，始终使灯为,1,暗,7,亮，且这一个暗灯循环右移。,1,）连好电路,2,）静态验证 触发器时钟脉冲接自单脉冲，观察每来一个单脉冲，暗灯的移动情况,3,）动态观察波形 时钟脉冲接自连续脉冲，用示波器观察且记录,CP,及各触发器输出端,Q0,、,Q1,、,Q2,的波形,设计广告流水灯,设计过程,根据题意，输出有,8,种状态，所以需用,74LS74,设计一个模,8,计数器，并将计数器的输出送至译码器,74LS138,进行译码即可。设计的电路如下图所示：,时序电路调试技巧,静态调试,1,、把经过消抖处理的手动单次脉冲发生器输出端连接到电路的时钟脉冲输入端,2,、把输入端、时钟端、输出端和一些关键节点如各触发器的输出端等接至发光二极管或数码管上，连接时注意输出信号高、低位的排列顺序。,静态调试,是时钟输入端加单步脉冲，同时根据状态转移的要求合理设置输入信号值，遍历时序电路的全部状态，来验证电路的结果是否符合要求，发现和确定故障点的调试方法。常用的调试步骤如下：,可编程脉冲源,单脉冲,译码显示电路,静态调试,是时钟输入端加单步脉冲，同时根据状态转移的要求合理设置输入信号值，遍历时序电路的全部状态，来验证电路的结果是否符合要求，发现和确定故障点的调试方法。常用的调试步骤如下：,1,、把经过消抖处理的手,动单次脉冲发生器输,出端连接到电路的时,钟脉冲输入端。,2,、把输入端、时钟端、,输出端和一些关键节,点如各触发器的输出,端等接至发光二极管,或数码管上，连接时,注意输出信号高、低,位的排列顺序。,时序电路调试技巧,静态调试,5,、如各单元电路工作正常，则相互连接，进行整体调试，调试方法和单元电路基本相同。,时序电路调试技巧,静态调试,3,、首先调试控制电路部分，保证计数器、分频器、序列发生,器等控制信号产生电路能正常工作。根据电路的要求，依,次按动逻辑电平开关和手动单次脉冲按钮，观察输入、输,出状态的变化和转换情况是否符合状态转换表的规定。,4,、如电路存在故障，则把电路固定在某一故障状态，逐级进,行检查，找出故障点。特别要注意检查电路中时序功能件,如集成触发器、计数器等的使能端、清零端、置位端是否,按要求接好。可单独测试其复位、置位和翻转功能，直至,找到故障为止。,时序电路调试技巧,动态调试,动态调试,是指电路的时钟输入端在某一规律时钟信号作用下，借助示波器或逻辑分析仪观察各级工作波形，检查时序电路是否按照预定的状态图（流程图）要求，在时钟脉冲及输入信号作用下完成预定的状态转换及输出控制信号。,动态调试与静态调试的区别,在于时钟脉冲改由连续时钟脉冲信号源提供，输出可由示波器观测也可采用逻辑分析仪进行观测。用示波器进行动态调试的一般步骤如下：,1,、把时序脉冲发生器输出的连续周期性脉冲信号接到时序逻,辑电路的时钟输入端，同时将电路中的特定节点接到系统,的显示部分作辅助检测电路。,时序电路调试技巧,动态调试,2,、给电路的时钟输入端加一周期性的连续时钟信号，并从需观察的所有波形中选择一个频率变化最慢、最有特征的波形作为参考波形将该参考波形固定地送至双踪示波器,CH1,通道，时钟信号送到,CH2,通道。例如，用示波器观测一个十进制加法计数器的,CP,及输出端,Q0,、,Q1,、,Q2,、,Q3,的波形图。根据参考波形的选择原则，可以选择,Q2,或,Q3,作为参考波形。,3,、示波器触发方式选择“内触发”方式，触发通道为时钟信号,所在的通道。,4,、保持,CH1,通道的参考波形不变，将电路的其他输出端依次,接到,CH2,通道，分别观察各输出端信号与参考波形之间的,关系，得到对应的波形图。这样观察的波形能正确反映彼,此之间的相位关系。,5,、对记录下来的波形进行分析，判断被测电路功能是否正确,注意事项,1,、注意检查容易产生故障的环节，掌握排除故障的方法。出现故障时，可以从简单部分开始逐级查找，逐步缩小故障点的范围，也可以对某些预知点的特性进行静态或动态测试，判断故障部位。,2,、应当十分注意各部分电路的时序关系。对各单位电路的输入和输出波形的时间关系要十分熟悉；也要注意掌握各单元之间的相互时间关系，应对照时序图检查各点波形，并要弄清哪些是上升沿触发,，哪些是下降沿触发，以及它和时钟信号的关系,3,、注意时序逻辑电路的初始状态，检查能否自启动，应保证电路开机后顺利地进入正常工作状态。,4,、注意电路中的元件类型，如电路中有,TTL,电路、又有,CMOS,电路，还有分立元件电路，要选择合适的电源，注意电平转换以及带负载能力等问题。,5,、有些故障是由于竞争和冒险造成的，应该尽量避免将组合电路的输出直接作为触发器的时钟、异步复位和异步置数，或者在使用时进行同步处理。,由于时序逻辑电路对各单元之间时序关系有严格要求，所以出现故障不易找出原因，因此无论静态调试还是动态调试都应该注意以下问题：,广告流水灯布线示范,电子线路实践,计数器电路设计,2024/11/11,东南大学电工电子实验中心,16,本次实验目的,学习时序逻辑电路的设计和调试方法,掌握集成计数器等中规模集成时序逻辑电路的使用方法,本次实验内容,设计简易数字钟,设计,简易数字钟,实验要求,设已有周期为,1min,和周期为,1h,的时钟脉冲，要求用,74LS161,设计数字电子钟，显示“分”（,059,）或,“,时”（,023,）。,1,）连好电路,2,）静态验证 将时钟脉冲接自单脉冲，验证“分”和“时”计数工作情况。,3,）动态观察波形 将时钟脉冲接自连续脉冲，用示波器观察且记录“分”或“时”计数电路中的时钟脉冲及计数器各输出波形。,设计简易数字钟,74LS161,芯片介绍,设计简易数字钟,74LS161,设计任意进制计数器,同步置数方式设计模,10,计数器：,Q3,Q2,Q1,Q0,0,0,0,0,0,1,0,0,0,1,2,0,0,1,0,3,0,0,1,1,4,0,1,0,0,5,0,1,0,1,6,0,1,1,0,7,0,1,1,1,8,1,0,0,0,9,1,0,0,1,a,1,0,1,0,b,1,0,1,1,c,1,1,0,0,d,1,1,0,1,e,1,1,1,0,f,1,1,1,1,5V,74LS161,设计简易数字钟,74LS161,设计任意进制计数器,异步清零方式设计模,10,计数器：,Q3,Q2,Q1,Q0,0,0,0,0,0,1,0,0,0,1,2,0,0,1,0,3,0,0,1,1,4,0,1,0,0,5,0,1,0,1,6,0,1,1,0,7,0,1,1,1,8,1,0,0,0,9,1,0,0,1,a,1,0,1,0,b,1,0,1,1,c,1,1,0,0,d,1,1,0,1,e,1,1,1,0,f,1,1,1,1,5V,74LS161,设计简易数字钟,74LS161,设计任意进制计数器,模,7,计数器：,Q3,Q2,Q1,Q0,0,0,0,0,0,1,0,0,0,1,2,0,0,1,0,3,0,0,1,1,4,0,1,0,0,5,0,1,0,1,6,0,1,1,0,7,0,1,1,1,8,1,0,0,0,9,1,0,0,1,a,1,0,1,0,b,1,0,1,1,c,1,1,0,0,d,1,1,0,1,e,1,1,1,0,f,1,1,1,1,5V,74LS161,设计简易数字钟,74LS161,设计任意进制计数器,模,70,计数器：,5V,74LS161,5V,74LS161,（个位）,（十位）,设计简易数字钟,74LS161,设计任意进制计数器,模,28,计数器：,5V,74LS161,5V,74LS161,（个位）,（十位）,