CMOS工艺实用课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,1.nMOS,晶体管的制造流程,N,沟道增强型,MOSFET,的物理结构,第1页/共35页,nMOS,晶体管的制造流程,衬底硅,衬底硅氧化,：在衬底表面产生一层相对较厚的,SiO,2,有选择地刻蚀氧化区,，暴露出将来用来生成,MOS,晶体管的硅表面,第2页/共35页,nMOS,晶体管的制造流程,用一高质量的氧化物薄膜覆盖在,Si,表面,，这层氧化物最终将形成,MOS,晶体管的栅极氧化物,在薄氧化层顶部淀积一层多晶硅,。多晶硅可以用做,MOS,晶体管的栅电极材料，也可以用做硅集成电路中的互连线,第3页/共35页,nMOS,晶体管的制造流程,成型和刻蚀多晶硅层,，形成互连线和,MOS,管的栅极,刻蚀未覆盖多晶硅的那层薄栅极氧化物,，裸露出硅表层，这样就可以在其上面形成源区和漏区了。,第4页/共35页,nMOS,晶体管的制造流程,通过扩散或离子注入的方式，整个硅表层就会被高浓度的杂质所掺杂，,形成源区和漏区,用一层,SiO,2,绝缘层覆盖整个表面,第5页/共35页,nMOS,晶体管的制造流程,对绝缘的氧化层成型,得到源极和漏极的接触孔,表层蒸发覆盖一层铝,，形成互连线,第6页/共35页,nMOS,晶体管的制造流程,将金属层成型并刻蚀,，其表层形成了,MOS,管的互连,第7页/共35页,2.N,阱,CMOS,工艺流程,衬底硅片选择,制作阱,场区氧化,形成硅栅,形成源、漏区,制作互连线,第8页/共35页,1,、硅片的选择,晶向无缺陷的单晶硅片,8,英寸硅片，硅片厚度约,700um,p,型硅片，电阻率为,10-50cm,NMOS,做在衬底上，,PMOS,在,N,阱里,第9页/共35页,2,、制作,n,阱,热氧化形成初始氧化层作为阱区注入的掩蔽层,在氧化层上开出,n,阱区窗口,注磷在窗口下面形成,n,阱,退火和阱区推进,第10页/共35页,3,、场区氧化,LOCOS,工艺具体步骤,生长薄层,SiO,2,缓冲层,淀积氮化硅,刻掉场区的氮化硅和缓冲氧化层,场区注入,热氧化形成场氧化层,第11页/共35页,场氧向有源区侵蚀问题,场氧在有源区边缘形成鸟嘴,在缓冲层二氧化硅上淀积一层多晶硅缓冲层,深亚微米工艺一般采用沟槽隔离,STI,第12页/共35页,什么是,LOCOS,工艺，它有什么优缺点。,解答：,硅的局部氧化方法（书上,P23,）,优点：避免了过大的氧化层台阶影响硅片的平整度、进而影响了金属连线的可靠性。,缺点：鸟嘴的形成，使有源区面积比版图设计的小；如果要求的氧化层很厚，表面仍然有较大台阶，因为氧化层要向上抬高,0.54,T,ox,。,第13页/共35页,4,、制作硅栅,硅栅工艺实现了栅和源、,漏区自对准,具体步骤：,生长缓冲层,沟道区注入,生长栅氧化层,CVD,工艺淀积多晶硅,多晶硅掺杂,光刻和刻蚀形成多晶硅栅的图形,第14页/共35页,5,、形成源和漏区,磷注入形成,n+,区 作为,NMOS,源、漏区和,n,阱引出区,硼注入，形成,PMOS,的源、漏区和,p,型衬底的欧姆接触区,第15页/共35页,6,、形成金属互连线,在整个硅片上淀积氧化层,通过光刻在氧化层上开出引线孔,在整个硅片上淀积金属层，如铝,光刻形成需要的金属互连线图形,Vout,Vdd,第16页/共35页,n,阱,CMOS,剖面结构,GND,V,DD,第17页/共35页,第二章 集成电路制作工艺,2.1.1,集成电路加工的基本操作,2.1.2 MOS,结构和分类,2.2.1 N,阱,CMOS,工艺,2.2.2,深亚微米,CMOS,工艺,2.3.1 CMOS IC,中的寄生效应,2.3.2 SOI,工艺,2.3.3 CMOS,版图设计规则,第18页/共35页,2.2.2,深亚微米,CMOS,结构和工艺,第19页/共35页,深亚微米,CMOS,工艺的主要改进,解答：,书上,P32,浅沟槽隔离代替,LOCOS,隔离,外延双阱工艺代替单阱工艺,逆向掺杂和环绕掺杂代替均匀的沟道掺杂,对,NMOS,、,PMOS,分别采用,n+,、,p+,硅栅,在沟道两端形成很浅的源漏延伸区,硅化物自对准结构,铜互联代替铝互联,问：深亚微米,CMOS,工艺的主要改进是什么？,第20页/共35页,1,、浅沟槽隔离,常规,CMOS,工艺中的,LOCOS,隔离的缺点,表面有较大的不平整度,鸟嘴使实际有源区面积减小,高温氧化热应力也会对硅片造成损伤和变形,浅沟槽隔离的优势,占用的面积小，有利于提高集成密度,不会形成鸟嘴,用,CVD,淀积绝缘层从而减少了高温过程,深亚微米,CMOS,工艺中浅沟槽隔离,(STI),代替,LOCOS,隔离的原因,?,第21页/共35页,浅沟槽隔离（,STI,）,光刻胶,氮化硅,（,a,）,（,b,）,（,c,）,（,d,）,第22页/共35页,2,、外延双阱工艺,常规单阱,CMOS,工艺，阱区浓度较高，使阱内的器件有较大的衬偏系数和源、漏区,pn,结电容,采用外延双阱工艺的好处,由于外延层电阻率很高，可以分别根据,NMOS,和,PMOS,性能优化要求选择适当的,n,阱和,p,阱浓度,做在阱内的器件可以减少受到,粒子辐射的影响,外延衬底有助于抑制体硅,CMOS,中的寄生闩锁效应,第23页/共35页,3,、沟道区的逆向掺杂和环绕掺杂结构,沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面低掺杂；体内需要高掺杂抑制穿通电流,逆向掺杂技术利用纵向非均匀衬底掺杂，抑制短沟穿通电流,环绕掺杂技术利用横向非均匀掺杂，在源漏区形成局部高掺杂区,第24页/共35页,逆向掺杂,逆向掺杂杂质分布,0.25um,工艺,100,个,NMOS,器件阈值电压统计结果,器件阈值分布的标准差减小,第25页/共35页,横向沟道工程：,HALO,掺杂结构,横向高掺杂区可以抑制源漏,pn,结耗尽区向沟道内的扩展，减小短沟效应,Halo,结构可以利用大角度注入实现,第26页/共35页,横向沟道工程：,POCKET,掺杂结构,第27页/共35页,4,、,n,、,p,两种硅栅,在,CMOS,电路中希望,NMOS,和,PMOS,的性能对称,，这样有利于获得最佳电路性能,使,NMOS,和,PMOS,性能对称很重要的一点是使它们的,阈值电压绝对值基本相同,在同样条件下，如果,NMOS,和,PMOS,都选用,n+,硅栅，则,PMOS,的负阈值电压绝对值要比,NMOS,的阈值电压大很多,PMOS,采用,p,硅栅减小其阈值电压的绝对值，从而获得和,NMOS,采用,n,硅栅对称的性能,第28页/共35页,5,、,SDE,结构,减小源漏区结深有利于抑制短沟效应。,问题：,简单地减小源、漏区结深将使源、漏区寄生电阻增大造成,MOS,晶体管性能退化,!,解决办法：,使用,SDE,结构，在沟道两端形成极浅的源、漏延伸区,。,第29页/共35页,SDE,结深减小趋势,第30页/共35页,6,、硅化物自对准结构,在栅极两侧形成一定厚度的氧化硅或氮化硅侧墙，然后淀积难熔金属并和硅反应形成硅化物,作用：,减小多晶硅线和源、漏区的寄生电阻；减小金属连线与源、漏区引线孔的接触电阻,硅化物同时淀积在栅电极上和暴露的源、漏区上，,因此是自对准结构,第31页/共35页,7,、铜互连,铜比铝的电阻率低,40,左右。用铜互连代替铝互连可以显著减小互连线的寄生电阻从而减小互连线的,RC,延迟,铜易于扩散到硅中，会影响器件性能；铜还会对加工设备造成污染，因此铜互连不能用常规的淀积和干法刻蚀方法形成,铜互连技术特点：,显著减小互连线的寄生电阻,与低,k,介质材料结合减小寄生电容，提高电路性能,需要特殊的工艺技术：,“,镶嵌,”,（大马士革）技术和化学机械抛光技术,第32页/共35页,先进深亚微米,CMOS,工艺过程,第33页/共35页,先进深亚微米,CMOS,工艺过程（续）,第34页/共35页,感谢您的欣赏！,第35页/共35页,