组合逻辑电路的分析与的设计

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第3章,组合逻辑电路,3.2,组合逻辑电路的分析和设计方法,3.3 加法器和数值比较器,3.4 编码器和译码器,3.7 组合逻辑电路中的竞争冒险,3.1 组合逻辑电路的基本知识,3.5 数据选择器和分配器,3.6 用中规模集成电路实现组合逻辑函数,逻辑电路,组合,逻辑电路,时序,逻辑电路,功能：,输出只取决于 当前的输入。,组成：,门电路，不存在记忆元件。,功能：,输出取决于当前的输入和原来的状态。,组成：,组合电路、记忆元件。,3.1 组合逻辑电路的基本知识,组合电路的研究内容：,分析：,设计：,给定,逻辑图,得到,逻辑功能,分析,给定,逻辑功能,画出,逻辑图,设计,3.2 组合逻辑电路的分析和设计方法,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,3.2.1 组合逻辑电路的分析方法,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入A、B、C中有,2个或3个为1时，输出,Y,为1，否则输出,Y,为0。所以这个电路实际上是一种3,人表决用的组合电路：只要有2票或3票同意，表决就通过。,4,逻辑图,逻辑表达式,例1：,最简与或表达式,真值表,用与非门实现,电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。,电路的逻辑功能,例2：,组合电路如图所示，分析该电路的逻辑功能。,解：,（1）由逻辑图逐级写出表达式（借助中间变量,P,）。,（2）化简与变换：,（3）由表达式列出真值表。,（4）分析逻辑功能：,当,A,、,B,、,C,三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,A B C,0,1,1,1,1,1,1,0,L,真值表,1,例3：,分析下图的逻辑功能。,0,1,被封锁,1,=1,B,M,F,&2,&3,&4,A,1,=0,1,0,被封锁,1,特点：,M=1时选通A路信号；,M=0时选通B路信号。,M,&2,&3,&4,A,B,1,F,选通电路,3.2.2 组合逻辑电路的设计方法,设计过程的基本步骤：,例3.4.1：,设计一个三人表决电路，结果按“少数服从多数”的原则决定。,解：,（1）列真值表：,（3）,用卡诺图化简。,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,A B C,0,0,0,1,0,1,1,1,L,三人表决电路真值表,A,BC,0,00,01,1,11,10,A,B,C,1,1,1,1,0,0,0,0,得最简与或表达式：,（4）画出逻辑图:,（5）如果，要求用与非门实现该逻辑电路，就应将表达式转换成,与非与非,表达式：,画出逻辑图。,例,3.4.2：,用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。,解：,设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。,逻辑表达式,卡诺图,最简与或表达式,化简,逻辑变换,逻辑电路图,1,1,1,Y=,AB,+AC,例3.4.3：,设计一个电话机信号控制电路。电路有,I,0,（火警）、,I,1,（盗警）,和,I,2,（日常业务）三种输入信号，通过排队电路分别从,L,0,、,L,1,、,L,2,输出，,在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应,首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上,述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含,4个2输入端与非门）实现。,解：,（1）列真值表：,（2）由真值表写出各输出的逻辑表达式：,输 出,输 入,0 0 0,1 0 0,0 1 0,0 0 1,0 0 0,1,0 1,0 0 1,L,0,L,1,L,2,I,0,I,1,I,2,真 值 表,（3）根据要求，将上式转换为与非表达式：,（4）画出逻辑图：,例3.4.3：,设计一个将余3码变换成8421码的组合逻辑电路。,解：,（1）根据题目要求，列出真值表：,真 值 表,输出（8421码）,输出（余3码）,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,L,3,L,2,L,1,L,0,A,3,A,2,A,1,A,0,输出（余3码）,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,A,3,A,2,A,1,A,0,输出（8421码）,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,L,3,L,2,L,1,L,0,（2）用卡诺图进行化简。（注意利用无关项）,A,1,A,3,A,2,A,0,0,1,0,0,0,0,0,0,0,1,00,00,01,10,11,01,11,10,输出（余3码）,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,A,3,A,2,A,1,A,0,输出（8421码）,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,L,3,L,2,L,1,L,0,A,1,A,3,A,2,A,0,0,0,0,1,0,0,1,1,1,0,00,01,10,11,00,01,11,10,输出（余3码）,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,A,3,A,2,A,1,A,0,输出（8421码）,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,L,3,L,2,L,1,L,0,A,1,A,3,A,2,A,0,1,0,1,0,0,0,0,1,1,0,输出（余3码）,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,A,3,A,2,A,1,A,0,输出（8421码）,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,L,3,L,2,L,1,L,0,A,1,A,3,A,2,A,0,0,1,1,0,0,1,1,0,1,0,逻辑表达式：,（3）由逻辑表达式画出逻辑图。,3.3 加法器和数值比较器,加法器实现两个二进制数的加法运算,1、半加器和全加器,1）半加器,不考虑低位来的进位，将两个1位二进制数相加。,列出半加器的真值表：,画出逻辑电路图。,由真值表直接写出表达式:,输 入,输 出,被加数,A,加数,B,和数,S,进位数,C,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0 1,3.3.1 加法器,2）全加器能同时进行本位数和相邻低位的进位信号的加法运算。,由真值表直接写出逻辑表达式，再经代数法化简和转换得：,输 入,输 出,A,i,B,i,C,i-1,S,i,C,i,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,2、多位数加法器,4位串行进位加法器(A,3,A,2,A,1,A,0,+B,3,B,2,B,1,B,0,),CI,CO,CI,CO,CI,CO,CI,CO,0,A,0,B,0,A,1,B,1,A,2,B,2,A,3,B,3,S,0,C,0,S,1,S,2,S,3,C,1,C,2,C,3,（二）加法器的应用,例1：试用四位加法器实现8421BCD码至余3BCD码的转换。,加法器的逻辑符号,解：余3码比8421码多3，因此：,A,3,-A,0,：8421码,加数,被加数,和,低位进位,进位,B,3,-B,0,：0011（3）,CI,0,：0,3.3.2 数值比较器,一、数值比较器的基本概念及工作原理,数值比较器比较两个位数相同的二进制数大小的逻辑电路,输 入,输 出,A B,F,A,B,F,A,B,F,A,=B,0 0,0 1,1 0,1 1,0 0 1,0 1 0,1 0 0,0 0 1,11位数值比较器,列出真值表,2多位比较器,例：,2位数值比较器,输 入,输 出,1,0,0,1,0,0,1,0,0,1,0,0,0,0,1,由真值表写出逻辑表达式：,由表达式画出逻辑图：,二、集成数值比较器及其应用,1集成数值比较器7485（,4位二进制数比较器）,输入 A（a,3,a,2,a,1,a,0,）B(b,3,b,2,b,1,b,0,)：输出（A B）=1,（1）逻辑符号：,A：四位二进制数输入（3为高位）,AB、A b、a b、a=b：控制输入端，,高有效,（2）逻辑功能：,B：四位二进制数输入（3为高位）,A（a,3,a,2,a,1,a,0,）B(b,3,b,2,b,1,b,0,)：（A B）=1,A（a,3,a,2,a,1,a,0,）=B(b,3,b,2,b,1,b,0,)：由控制输入决定,2数值比较器的位数扩展,（1）串联方式,例1 用2片7485组成8位二进制数比较器。,低位的输出与高位的控制输入连接,（2）并联方式,并联方式比串联方式的速度快。,用5片7485组成16位二进制数比较器,例2：用比较器构成用8421BCD码表示的一位十进制数四舍五入电路。,解:A,3,A,0,：8421BCD码,B,3,B,0,：0,100（十进制数4）,A B输出端用于判别,本章小结,1逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。,2可用两种方法化简逻辑函数，公式法和卡诺图法。,公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则并具有一定的运算技巧和经验。,卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不易出错，有一定的步骤和方法可循。,3组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。,4组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能。,5组合逻辑电路的设计步骤为：根据设计求列出真值表写出逻辑表达式(或填写卡诺图)逻辑化简和变换画出逻辑图,6常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。,7上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路