第06章 存储器(精品)

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第 6,章,存储器,第,6章,存储器,本章重点：,掌握各种存储器的工作原理及其,CPU,的存储器的扩展。,本章难点：,理解存储器的工作原理及其地址空间的确定。,存储器（,Memory,）,是计算机的重要组成部件，用来存放数据和程序的。半导体存储器由于其体积小、速度快、耗电少、价格低等优点而在微机系统中得到广泛的应用。,6.1,概述,6.1.1,存储器的分类,根据存取方式的不同，半导体存储器可以分为随机存取存储器,RAM(Random Access Memory),和只读存储器,ROM(Read Only Memory),两大类。如图所示。,6.1.1,存储器的分类,1.存储容量,2.存取速度,3.功耗,4.可靠性,5.性能价格比,6.1.2 半导体存储器主要性能指标,1.,存储体,2.,地址译码器,3.,控制逻辑电路,4.,数据缓冲器,6.1.3,存储器芯片的一般结构,1,静态,RAM,基本存储电路,静态,RAM,基本存储电路用来存储,1,位二进制信息（,0,或,1,），是组成存储器的基础。静态,MOS,六管基本存储电路如图所示。,特点：不需要刷新，外围电路简化；集成度较低、功耗较大等。,6.2,随机存储器,(RAM),6.2.1,静态随机存储器,(SRAM),2,静态,RAM,芯片,常用的典型,SRAM,芯片有,2114,、,6116,、,6264,、,62256,等,2114,芯片,2114,芯片是,1K4,的静态,RAM,芯片，其引脚图如图,6-4,所示。,地址输入端,10,个,(A9,A0),；,数据输入,/,输出端,4,位,(I/O1,I/O4),；,片选端 ；,写允许控制端 。,(2)6116,芯片,6116,芯片的容量为,2K8bit,，,有,2048,个存储单元。工作过程如下：,读出时：,A,10,A,0,送地址信号到行、列地址译码器，经译码后选中一个存储单元；由,CS,0,，,OE,0,，,WE,1,构成读出逻辑；被选中单元的,8,位数据经,I/O,电路和三态门送到,D,7,D,0,输出。,写入时：,A,10,A,0,送地址信号到行、列地址译码器，经译码后选中一个存储单元；由,CS,0,，,OE,1,，,WE,0,构成写入逻辑；从,D,7,D,0,端输入的数据经三态门到,I/O,电路，写到存储单元中。,无操作：,CS,1,，,I/O,三态门呈高阻状态，存储器芯片与系统总线“脱离”。,（,1,）,存储器基本电路,单管动态电路（,MOS,管栅极与衬底之间分布电容）,（,2,）特点：定时刷新。,（,3,）刷新要求：在几毫秒时间内每隔一段时间刷新一次；进行刷新操作的时间内存储器不能进行读写（死时间）；在每一个指令周期中利用,CPU,不进行访内操作的时间进行刷新。,6.2.2,动态,RAM(DRAM),特点：信息在使用时不能被改变（只能读出，不能写入）；用于存放固定的程序和常量,优点：非易失性的。,6.3,只读存储器（,ROM,）,掩膜式,ROM,制成后，用户不能修改。,可编程只读存储器（,PROM,）,可以由用户自己编程（只可写入一次）。,可擦写只读存储器（,EPROM,）,写入：利用编程器。擦除：利用紫外线光照射。,电擦写可编程只读存储器,(E,2,PROM),特点：对硬件电路没有特殊要求，操作简单；在线读写，在断电情况下保存的数据信息不会丢失；可在写入过程中自动进行擦写。,常用的典型,EPROM,芯片有,2708,（,1K8,）、,2716(2K8),、,2732(4K8),、,2764(8K8),、,27128(16K8),、,27256(32K8),、,27512(64K8),等，,方式,引脚,A,9,A,0,Vpp,Vcc,数据端功能,读,低,低,高,Vcc,5V,数据输出,输出禁止,低,高,高,Vcc,5V,高阻,备用,高,Vcc,5V,高阻,编程,低,高,低,12.5V,Vcc,数据输入,校验,低,低,高,12.5V,Vcc,数据输出,编程禁止,高,12.5V,Vcc,高阻,标识符,低,低,高,高,低,高,Vcc,Vcc,5V,5V,制造商编码,器件编码,(1)2764A,芯片,EPROM2764A,芯片为双列直插式,28,引脚的标准芯片，有,13,条地址线，,8,条数据线，,2,个电压输入端,Vcc,和,V,PP,，,一个片选端,CS,，此外还有输出允许,OE,和编程控制端,PGM,，容量为,8K,8,位，其引脚如图所示。,七种工作方式如表所示。,CPU,要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为,字选,。片内的字选是由,CPU,送出的,N,条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则是通过高位地址得到的。实现片选的方法可分为三种：,线选法,、,全译码法,和,部分译码法,。,6.4,存储器地址选择,线选法,就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信号为“,0”,时，就选中与之对应的存储芯片。,特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。,6.4,存储器地址选择,6.4.1,线选法,全译码法,将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。,译码法的优点是每片,(,或组,),芯片的地址范围是唯,确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。,6.4.2,全译码法,部分译码法,是对高位地址线中的一部分,(,而不是全部,),进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。,6.4.3,部分译码法,1,芯片选择,2,CPU,与存储芯片的时序验算,3,地址分配与连接,4,数据线的连接,5,控制信号的连接,6,负载能力的验算,6.5 CPU,与存储器的连接,6.5.1 CPU,与存储体连接时需解决的问题,8,位,CPU,有,16,根地址线,A15,A0,，,8,根数据线,D7,D0,。,CPU,可接访问的空间为,64K,，,地址范围为,0000H,FFFFH,，,容量扩展存储器的类型可以是,ROM,和,RAM,。,6.5 CPU,与存储器的连接,6.5.2 8,位,CPU,与存储器的连接,1,ROM,与,8,位,CPU,的连接,设某系统需扩展,6KB,的,ROM,，,地址范围安排在,0000H,17FFH,，,选用,3,片,EPROM 2716,构成。,2716,的容量,2K8,位，,8,根数据线，,11,根地址线，,CPU,地址总线,A,10,A,0,与芯片的地址线直接接连，高位地址线,A,15,A,11,通过译码器,74LS138,产生，且,3,片,2716,的高位地址分别为,00000,，,00001,，,00010,。选择,A,13,A,12,A,11,作为,3,位输入端，并保证,A,15,A,14,分别低电平，为低电平有效，,2716,与,8,位,CPU,的连接线路示意图如图所示。,6.5.2 8,位,CPU,与存储器的连接,3,ROM,、,RAM,与,8,位,CPU,连接,某,8,位微处理器有地址线,16,根，数据线,8,根，存储器请求控制信号为 ，读控制信号 ，写控制信号 ，试为该,CPU,设计一存储器，要求扩展,ROM 6KB,，,地址从,0000H,开始（连续），,RAM 16KB,，,地址从,4000H,开始（连续）,(1),芯片选择,系统扩展,ROM6KB,，,可选,4 K8 EPROM(2732,）,与,2K8 EPROM,（,2716,）,各,1,片。,扩展,RAM,可选,8 K8 SRAM,（,6264,）,2,片。,ROM,、,RAM,与,8,位,CPU,的连接示意图,如图所示,。,(2),地址分配与连接,低位地址线直接与芯片地址线相连，高位地址,A15A14,A13,产生片选信号。地址分配,如表所示,。,(3),数据线的连接,芯片,8,位数据线与数据总线直接接连。,(4),控制信号连接,控制信号连接,如图所示,。,A,15,A,!4,A,!3,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,地址范围,2732,0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0,0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1,0000H,0FFFH,2716,0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0,0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1,1000H,17FFH,6264,0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0,0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1,4000H,5FFFH,6264,0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0,0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1,6000H,7FFFH,ROM,、,RAM,与,8,位,CPU,连接地址分配表,8086CPU,有,20,位地址线，无论在最小方式下，还是在最大方式下，都可寻址,1 MB,的存储空间，存储器通常按字节组织排列成一个个单元，每个单元用一个地址码表示，这称为存储器的标准结构。若存放的数据为,8,位，则将它们按顺序进行存放；若存放的数据为,16,位的字，则将字的高位字节存于高地址单元，低位字节存于低地址单元；若存放的数据为,32,位的双字,(,这通常是指地址指针数据,),，则将地址指针的偏移量,(,字,),存于低地址单元中，将地址指针的段基址,(,字,),存于高地址单元中。,6.6 8086 CPU,的存储器扩展,8086CPU,在组织,1 MB,的存储器时，其空间实际上被分成两个,512 KB,的存储体,(,或称为存储库,),，分别称为偶地址体和奇地址体。奇地址体与,8086,数据总线中的,D,15,D,8,相连，其中每个单元的地址均为奇数。偶地址体与数据总线中的,D,7,D,0,相连，其中每个单元的地址均为偶数。地址线,A0,和控制线用于存储体的选择，分别接到每个存储体的选择端，其余地址线,A,19,A,1,同时接到两个存储体的存储芯片上，以寻址每个存储单元。存储器奇,/,偶存储体与总线的连接,如图所示,。,6.6 8086 CPU,的存储器扩展,本章完,谢谢大家,