资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,YCF,(中职）电子线路第十一章_组合逻辑电路教学课件,第十一章 组合逻辑电路,教学目标,第一节 组合逻辑电路的分析和设计方法,第二节 编码器,第三节 译码器,第四节 数据选择器与分配器,教学目标,1.,掌握组合逻辑电路的分析方法和设计方法。,2.,理解常用的组合逻辑电路,(,编码器、译码器、数据选择器,),原理功能。,3.,了解数据分配器的基本原理和半导体数码管的引脚符号的含义。,4.,理解编码器、译码器、数据选择器等数字集成电路的使用方法。,5.,掌握根据电路图进行组合逻辑电路的正确安装、接线方法和半导体七段显示数码管的使用方法、,返回,第一节,组合逻辑电路的分析和,设计方法,一、组合逻辑电路的分析方法,分析组合逻辑电路的方法和步骤如下,:,根据给定的组合逻辑电路图，从愉入到愉出逐级写出愉出逻辑函数表达式,对所写出的表达式进行化简和变换，得到最简与或式。,根据最简的逻辑函数表达式列出真值表，,根据真值表分析、确定电路所完成的逻辑功能,以上分析组合逻辑电路图的过程可用,图,11-1,描述。,下一页,返回,第一节,组合逻辑电路的分析和,设计方法,例,11-1,如,图,11-2,所示组合逻辑电路，试分析其逻辑功能。,解,:(1),根据电路逐级写出逻辑表达式,(2),化简,(3),由化简逻辑函数表达式列出真值表，见,表,11-1,(4),分析确定电路逻辑功能。从真值表可以看出,:,三个输入 量,A,B,C,同为,1,或同为,0,时，输出为,0,，否则为,1,，所以该电路的功能是用来判别三个输入信号是否相同，相同时输出为,0,不同时输出为,1,下一页,返回,上一页,第一节,组合逻辑电路的分析和,设计方法,二、组合逻辑电路的设计方法,步骤如下,:,根据实际要求的逻辑关系建立真值表。,由真值表写出逻辑函数表达式。,化简逻辑函数式。,根据逻辑函数式画出组合逻辑电路图。,设计组合逻辑电路的步骤可以用,图,11-3,来表示,下一页,返回,上一页,第一节,组合逻辑电路的分析和,设计方法,例,11-2,设计一个投票表决器，实现三个投票入中的两人以上同意才能通过的功能。,解,:(1),先将实际问题转换为逻辑问题,:,设三个投票人分别为,A,B,和,c,，投票同意用表示，不同意用,0,表示,;,输出,Y=1,表示通过，,Y=0,表示不通过。列出真值表见,表,11-2,(2),由真值表写出函数表达式,(3),用逻辑公式对上式进行化简得出最简与或式,(4),根据表达式可用与门和或门画出相应的逻辑电路图，见,图,11-4,下一页,返回,上一页,第一节,组合逻辑电路的分析和,设计方法,例,11-3,设计一个监视机器工作状态的逻辑电路。用红、绿、蓝三盏灯来监视，只要出现红灯亮或绿灯、蓝灯同时亮，则说明机器有故障，需要输出故障信号,;,其余为正常的状态。,解,:,设红绿蓝三盏灯分别用,A,B,和,C,表示，灯亮用,1,表示，,灯灭用,0,表示,;,有故障用,Y=1,表示，没有故障用,Y=0,表示。,根据题意列出如,表,11-3,所示真值表。,由真值表写出函数表达式，并化简,根据表达式画出相应的逻辑电路图，见,图,11-5,返回,上一页,第二节,编码器,常见有二进制编码器、二一十进制编码器,(BCD,编码器,),和优先编码器等。,一、普通二进制编码器,(1),图,11-6,所示电路是一个,3,位二进制普通编码器的框图编码器的输入与输出的对应关系如,表,11-4,所示，由此写出编码器的逻辑表达式,:,根据逻辑表达式可画出或门组成的,3,位二进制编码器，如,图,11-7,所示,下一页,返回,第二节,编码器,(2),二一十进制编码器,十进制数的十个数字,0,一,9,编成二进制代码的电路,其框图如,图,11-8,所示,现在我们以,8421,编码器为例来说明电路的结构和功能。,表,11-5,列出了,8421,编码器的真值表。,下一页,返回,上一页,第二节,编码器,二、优先编码器,优先编码器允许同时输入两个以上的编码信号。但是在设计优先编码器时已将所有的输入信号按照优先顺序排队，工作时只对优先级别最高的输入信号进行编码，其余的输入信号可看成无效信号。,74LS148,是常用的,8-3,集成优先编码器，,图,11-9,为该集成编码电路的引脚排列图，,表,11-6,为其真值表。,下一页,返回,上一页,第三节,译码器,一、二进制译码器,二进制译码器的输入是一组二进制代码，输出是一组与输入代码相对应的高、低电平信号。,根据输入、输出端的个数不同二进制译码器分为,2-4,线译码器、,3-8,线译码器和,4-16,线译码器等,译码器在任意时刻，其输出端只有一个为,1,（,0,），其余均为,0,（,1,）,图,11-10,所示电路为一个,3,位二进制译码器的框图。,下一页,返回,上一页,第三节,译码器,现用,3-8,线译码器集成电路,74LS138,为例介绍译码器的功能原理。,74LS138,的逻辑图及外引脚排列如,图,11-11,所示。该电路除了具有三路输入端，八路输出端外，还有三个选通端来控制译码器的工作,表,11-7,是该译码器的真值表，可得出各输出端表达式为,:,下一页,返回,上一页,第三节,译码器,二、二,-,十进制译码器,十进制译码器是对二,-,十进制编码器输出的码进行译码 例如,8421 BCD,码译码集成,74 HC42,，其引脚排列和真值表如,图,11-12,和,表,11-8,所示。,三、显示译码器,译码显示器通常由数字显示译码器和数码显示器组成，结构见,图,11-13,常用的数码显示器件有半导体数码管、液晶数码管和荧光数码管等,下一页,返回,上一页,第三节,译码器,半导体数码管是将,7,个发光二极管排列成日”字形状制成的，如,图,11-14 (a),，每一个发光线段对应一个发光二极管，不同的发光线段组合，就能显示不同的十进制数字，如,图,11-14(b),所示和,表,11-9,所示。,半导体数码管内部的发光二极管接线方法有共阳极和共阴极两种，如,图,11-15,所示。采用共阴极方式时，译码器输出高电平驭动相应的二极管发光，共阳极方式相反，译码器必须输出低电平才能驭动相应的二极管发光。,返回,上一页,第四节,数据选择器和分配器,如,图,11-16,所示为数据选择,-,传输,-,分配示意图,一、数据选择器,常见的数据选择器有,4,选,1,8,选,1,16,选,1,电路，,图,11-17,为,4,选,1,8,选,1,数据选择器框图。,下面我们以,8,选,1,数据选择器,74LS151,为例介绍数据选择器的功能。,图,11-18,为,74LS151,的逻辑符号和引脚排列图。,真值表见,表,11-10,下一页,返回,第四节,数据选择器和分配器,由真值表我们可得出电路的逻辑函数表达式。,由式可见，输出,Y,取决于输入变量,A0,A1,A2,的不同组合。当,A0A1A2=000,时，,Y,输出,D0;,当,A0A1A2=001,时，,Y,输出,D1,，,.,依此类推，当,A0A1A2=111,时，,Y,输,D7,。,下一页,返回,上一页,第四节,数据选择器和分配器,二、数据分配器,图,11-19,为,4,路输出分配器框图。,4,路分配器的真值表见,表,11-11,。根据真值表写出函数表达式为,:,数据选择器的输入端个数,K,和数据分配器的输出端个数,P,不是任定的，它是由地址控制端的个数决定的。假设地址端的个数为,n,，则,K=P=2,n,返回,上一页,图,11-1,组合逻辑电路的分析方法,返回,图,11-2,逻辑电路图,返回,表,11-1,返回,图,11-3,组合逻辑电路的设计方法,返回,表,11-2,二人表决器的真值表,返回,图,11-4,三人表决器逻辑电路,返回,表,11-3,监视器的真值表,返回,图,11-5,监视器逻辑电路图,返回,图,11-6,三位二进制编码器框图,返回,表,11-4,三位二进制编码器真值表,返回,图,11-7,三位二进制编码器逻辑图,返回,图,11-8,二,-,十进制编码器框图,返回,表,11-5 8421,编码器真值表,返回,图,11-9 74 L5148,优先编码的引脚排列,返回,表,11-6 74L5148,电路的真值表,返回,图,11-10,二进制译码器框图,返回,图,11-11 74LS138,外引脚框图,返回,表,11-7 74LS138,真值表,返回,图,11-12,74HC42,二十进制译码器引脚排列,返回,表,11-8 8421BCD,码译码器真值表,返回,图,11-13,显示译码器框图,返回,图,11-14,七段数码显示器框图,返回,表,11-9,七段显示组合与数字对照表,返回,图,11-15,发光二极管接线图,返回,图,11-16,数据选择,-,传输,-,分配示意图,返回,图,11-17,数据选择器框图,返回,图,11-18 74LS151,逻辑符号及引脚,返回,表,11-10 74LS151,真值表,返回,图,11-19 4,路输出分配器框图,返回,表,11-11,四路输出分配器真值表,返回,
展开阅读全文