资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第三章 门电路,解:两种情况下的电压波形图如图,A3.4,所示。,【,题,3.7】,试分析图,3.7,中各电路图的逻辑功能,写出输出的逻辑函数式。,(,a,)图,P3.7,(,a,)电路可划分为四个反相器电路和一个三输入端的与非门电路,如图所示。从输入到输出逐级写出输出的逻辑函数式,,(,b,)图,P3.7,(,b,),电路可划分,为,五,个,反相器电路和一,个或非门,电路,如图所示。从输入到输出逐级写出输出的逻辑函数,式:,(,c,),图,P3.7,(,c,),电路可划分,为三个与非门电路、两个,反相器电路和一个或非门电路,如图所示。从输入到输出逐级写出输出的逻辑函数式:,(,d,),图,P3.7,(,d,),电路可划分,为两个,反相器电路,和,两,个传输门电路,,如图所示。从输入到输出逐级写出输出的逻辑函数,式:,【,题,3.8】,试画出图,3-8,(,a,)(,b,)两个电路的输出电压波形,输入电压波形如图(,c,)所示。,输出电压波形,如右图所示:,【,题,3.9】,在图,3-21,所示电路中,,G,1,和,G,2,是两个,OD,输出,结构的,与非门,74HC03,,,74HC03,输出端,MOS,管,截止电流,为,导,通时,允,许,的最大负载电流,为,这时,对应的输出电压,V,OL,(,max,),=0.33V,。,负载门,G,3,-G,5,是,3,输入端,或非门,74HC27,,,每个,输入端的高电平输入,电流最大值,为 ,低,电平输入电流,最,大,值,为 ,,试求,在 、,并且,满足 ,,的情况下,的取值的允许范围。,解,:的最大允许值,为:,的,最小允许值,为:,故 的取值范围应为:,【,题,3.13】,试分析图,3.13,中各电路的逻辑功能,写出输出逻辑函数式。,(,a,),Y=AB,(,b,),Y=A+B,(,c,),(,d,),【,题,3.14】,指出图,3.14,中各门电路的输出时什么状态(高电平、低电平、高阻态)。已知这些门电路都是,74,系列,TTL,电路。,解:,Y1,为低电平,,Y2,为高电平,,Y3,为高电平,,Y4,为低电平,,Y5,为低电平,,,Y6,为高阻态,,,Y7,为高电平,,,Y8,为低,电平。,【,题,3.15】,说明图,P3.15,中各门电路的输出是高电平还是低电平。已知它们都是,74HC,系列的,CMOS,电路。,解,:,Y1,为高电平,,Y2,为高电平,,Y3,为低电平,,Y4,为低电平,【,题,3.29】,试说明下列各种门电路哪些可以将输出端并联使用(输入端的状态不一定相同):,(,1,)具有推拉式输出级的,TTL,电路;,(,2,),TTL,电路的,OC,门;,(,3,),TTL,电路的三态输出门;,(,4,)互补输出结构的,CMOS,门;,(,5,),CMOS,电路的,OD,门;,(,6,),CMOS,电路,三态输出,门。,解,:(,1,)、(,4,)不可;,(,2,),、,(,3,)、(,5,)、(,6,)可以,
展开阅读全文