ARM技术与ARM体系结构

Click to edit Master text styles,Second level,*,TM,Click to Edit Master Title Style,*,ARM嵌入式系统结构与编程,配套教材：,ARM,嵌入式系统结构与编程,，,邱铁 编著，清华大学出版社，,2009,3,ARM,嵌入式系统结构与编程,第,2,章,ARM,技术与,ARM,体系结构,本章主要介绍,ARM,处理器的产生及版本发展历史，以及各个版本的典型处理器及应用情况和性能分析；,ARM,处理器的内核调试结构，重点分析了,ARM7TDMI-S,、,ARM9TDMI,两种结构；,ARM,处理器的工作模式及寄存器组织结构，分析了在什么情况下进入到相应的工作模式；,ARM,处理器支持的内存数据存储格式，分为大端格式和小端格式；最后介绍了,ARM7,的三级流水线运行机制和,ARM9,的五级流水线运行机制。,内容提要,2,1 ARM,体系结构版本与内核,2,2 ARM,内核模块,2,3 ARM,处理器的工作模式,2,4 ARM,内部寄存器,2,5 ARM,异常处理,2,6,存储方式与存储器映射机制,2,7 ARM,流水线技术分析,2,1 ARM,体系结构版本与内核,第一片,ARM,处理器是1983年10月到1985年4月 间在位于英国剑桥的,Acorn Computer,公司开发,1990年，,ARM,公司成立,20世纪90年代，,ARM,快速进入世界市场,1995年,StrongARM,问世,XScale,是下一代,StrongARM,芯片的发展基础,ARM10TDMI,是,ARM,处理器核中的高端产品,ARM11,是,ARM,家族中性能最强的一个系列,2,1,1ARM,体系结构版本,ARM7TDMI,4,T,1,支持,Halfword,和,signed halfword/byte,和,System mode,支持,Thumb,指令集,2,4,ARM9TDMI,ARM720T,ARM940T,改良的,ARM/Thumb,交互作用,以及,CLZ,指令,5,TE,Saturated maths,DSP multiply-accumulate instructions,XScale,ARM1020E,ARM9E-S,ARM966E-S,3,早期的,ARMs,ARM9EJ-S,5,TEJ,ARM7EJ-S,ARM926EJ-S,Jazelle,支持,Java,字节码,6,ARM11,SIMD,SISIMDMD,S,SIMD,7,ARM Cotex,第一阶段,：,版本,V1,、,V2,、,V3,这,3,个早期,ARM,版本功能单一，没有大范围占领市场，主要是处于开发和实验阶段,第二阶段：,从,ARM4,开始，,ARM,体系结构处于完善和提高阶段,版本4与以前版本相比增加了下列指令,:,有符号、无符号的半字和有符号字节的,load,和,store,指令。,增加了,T,变种，处理器可以工作于,Thumb,状态，在该状态下的指令集是,16,位的,Thumb,指令集。,增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。,版本5主要由两个变型版本5,T、5TE,组成,相比与版本4，版本5的指令集有了如下的变化：,提高了,T,变种中,ARM/Thumb,混合使用的效率。,增加前导零记数（,CLZ,）,指令，该指令可使整数除法和中断优先级排队操作更为有效；,增加了,BKPT,（,软件断点）指令；,为协处理器设计提供了更多的可供选择的指令；,更加严格地定义了乘法指令对条件码标志位的影响。,ARM,体系,版本6,是2001年发布的。新架构,v6,在降低耗电量的同时还强化了图形处理性能。通过追加有效进行多媒体处理的,SIMD,功能，将语音及图像的处理功能提高到了原机型的4倍。,ARM,体系版本6首先在2002年春季发布的,ARM11,处理器中使用。,2.1.2 ARM,体系结构的基本版本命名规则,ARMxyzTDMIEJF-S,大括号内的字母是可选的，各个字母的含义如下：,x,系列号，例如,ARM7,中的“,7”,、,ARM9,中的“,9”,；,y,内部存储管理,/,保护单元，例如,ARM72,中的“,2”,、,ARM94,中的“,4”,；,z,内含有高速缓存,Cache,；,T,技持,16,位的,Thumb,指令集；,D,支持,JTAG,片上调试；,M,支持用于长乘法操作（,64,位结果）的,ARM,指令，包含快速乘法器；,I,带有嵌入式追踪宏单元,ETM,（,Embedded Trace Macro,），用来设置断点和观察点的调试硬件；,续,E,增强型,DSP,指令（基于,TDMI,）；,J,含有,Java,加速器,Jazelle,，与,Java,虚拟机相比，,Java,加速器,Jazelle,使,Java,代码运行速度提高了,8,倍，功耗降低到原来的,80%,；,F,向量浮点单元；,S,可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以被编译成一种易于,EDA,工具使用的形式。,ARM,体系结构的基本版本,版本,版本变种,系列号,处理器核,V1,V1,ARM1,ARM1,V2,V2,ARM2,ARM2,V2a,ARM2aS,ARM3,ARM3,V3,V3,ARM6,ARM6,、,ARM600,、,ARM610,ARM7,ARM7,、,ARM700,、,ARM710,V4,V4T,ARM7TDMI,、,ARM710T,、,ARM720T,、,ARM740T,V4,ARM8,StrongARM,、,ARM8,、,ARM810,V4T,ARM9,ARM9TDMI,、,ARM920T,、,ARM940T,V5,V5TE,ARM9E-S,ARM10,ARM10TDMI,、,ARM1020E,V6,V6,ARM11,ARM11,、,ARM11562-S,、,ARM1156T2F-S,、,ARM11JZF-S,V7,V7,ARM Cotex,ARM Cotex-A8,、,ARM Cotex-R4,、,ARM Cotex-M3,2.2ARM,内核模块,ARM,处理器一般都带有嵌入式追踪宏单元,ETM,（,Embedded Trace Macro,），它是,ARM,公司自己推出的调试工具,ARM,调试结构,2,2,1ARM7TDMI-S,内核结构,ARM7TDMI-S,是一款,32,位嵌入式,RISC,处理器。它作为优化的硬核是性能、功耗和面积特性的最佳组合。使用,ARM7TDMI,核使得系统设计师能够设计出小尺寸、低功耗以及高性能的嵌入式设备。,ARM7TDMI,ARM7TDMI,是基于,ARM7,内核,3,级流水线-0.9,MIPS/MHz,冯.诺依曼架构,CPI(Cycle Per Instruction),约为1.9,T,-Thumb,架构扩展,提供两个独立的指令集：,ARM,指令，均为 32位,Thumb,指令，均为 16位,两种运行状态，用来选择哪个指令集被执行,D,-,内核具有,Debug,扩展结构,M,-,增强乘法器 支持64位结果.,I,-EmbeddedICE-RT,逻辑-提供片上断点和调试点支持,ARM7TDMI,内核信号,ARM7TDMI,内核,MCLK,nIRQ,nFIQ,nRESET,BUSEN,BIGEND,ISYNC,nWAIT,VDD,VSS,APE,DBE,协处理器接口,存储器管理,存储器接口,ABORT,nOPC,CPB,CPA,nCPI,nTRANS,nM4:0,MAS1:0,nRW,nMREQ,LOCK,SEQ,nENOUT,A31:0,DOUT31:0,DIN31:0,D31:0,电源,总线控制,时钟,配置,中断,ARM7TDMI,方框图,ARM7TDMI,内核,TAP,控制器,JTAG,接口,数据总线,控制信号,D31:0,地址总线,A31:0,DIN31:0,DOUT31:0,BUS,Splitter,Embedded,ICE,逻辑,乘法器,ARM7TDMI,内核,指令,解码,地址,自增器,nRESET,nMREQ,SEQ,ABORT,nIRQ,nFIQ,nRW,MAS1:0,LOCK,nCPI,CPA,CPB,nWAIT,MCLK,nOPC,BIGEND,ISYNC,nTRANS,nM4:0,D31:0,桶形,移位器,32 位,ALU,DBE,写数据,寄存器,读数据,寄存器,地址寄存器,寄存器,A31:0,ABE,及,控制,逻辑,PC Update,解码站,指令,解码,Incrementer,P,C,A,B,u,s,B,B,u,s,A,L,U,B,u,s,外部地址产生,PC31:2 ARM State,PC31:1 Thumb State,ALU31:0,INC,自增器,A31:0,向量,0,x1C,0,x00,地址,寄存器,特 点：,32/16,位,RISC,架构（,ARM v4T,）。,具有最高性能和灵活性的,32,位,ARM,指令集。,代码紧凑的,16,位,Thumb,指令集。,统一的总线接口，指令与数据都在,32,位总线上传输。,3,级流水线。,32,位算术逻辑单元（,ALU,）。,极小的核心尺寸以及低功耗。,完全的静态操作。,协处理器接口。,扩展的调试设备：,T,标志位的作用,16,16,32-,bit data,16,A1,Mux,Thumb,指令,解码,Mux,Mux,T,标志,ARM,指令,解码,阶段 1,阶段 2,D31:0,0,1,1,0,Fetch,Decode,Execute,带,Cache,的,ARM7TDMI,ARM710T,8K,统一的,cache,完整的内存管理单元（,mmu），,支持虚拟地址和存储器保护,写缓冲,ARM720T,同,ARM710T，,但支持,WinCE,ARM740T,8K,统一的,cache,内存管理单元,写缓冲,ARM7TDMI,内核,地址,地址,数据读,AMBA,接口,写,缓冲,MMU,数据写,数据,ARM7xxT,控制,逻辑,Cache,AMBA,总线,接口,JTAG,和非,AMBA,信号,CP15,ARM7,系列内核采用了三条流水线的内核结构，三级流水线分别为,取指（,Fetch,）,、,译码,(Decode),、,执行,(Execute),取指：,将指令从存储器中取出，放入指令,Cache,中。,译码,：由译码逻辑单元完成，是将在上一步指令,Cache,中的指令进行解释，告诉,CPU,将如何操作。,执行：,这阶段包括移位操作、读通用寄存器内容、输出结果、写通用寄存器等。,需要注意的是，,PC,指向正被取指的指令而不是正在执行的指令,:,详细信息见教材,ARM,嵌入式系统结构与编程,第,16,页,2,2,2 ARM9,内核结构,ARM920,是一款,32,位嵌入式,RISC,处理器内核。在指令操作上采用,5,级流水线,.,取指,：从指令,Cache,中读取指令。,译码,：对指令进行译码，识别出是对哪个寄存器进行操作并从通用寄存器中读取操作数。,执行,：进行,ALU,运算和移位操作，如果是对存储器操作的指令，则在,ALU,中计算出要访问的存储器地址。,存储器访问,：如果是对存储器访问的指令，用来实现数据缓冲功能（通过数据,Cache,）。,寄存器回写,：将指令运算或操作结果写回到目标寄存器中。,ARM920,的,5,级流水线操作,2.3ARM,处理器的工作模式,ARM,技术的设计者将,ARM,处理器在应用中可能产生的状态进行了分类，并针对同一类型的异常状态设定了一个固定的入口点，当异常产生时，程序会自动跳转到对应异常入口处进行异常服务。,ARM,处理器共有,7,种工作模式,1,用户模式：,非特权模式，也就是正常程序执行的模式，大部分任务在这种模式下执行。在用户模式下，如果没异常发生，不允许应用程序自行改变处理器的工作模式，如果有异常发生，处理器会自动切换工作模式,2,FIQ,模式：,也称为快速中断模式，支持高速数据传输和通道处理，当一个高优