微处理器与系统结构

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,微机系统原理及接口技术应用,电子科技大学,第二章 微处理器与系统结构,总学时 10,2.1微处理器的性能指标,2.28086微处理器结构,2.38086总线操作及时序,2.48086的存储器及I/O组织结构,2.580X86微处理器结构,2.1微处理器的性能指标,2.1.1 字长,字长,指微处理器在存储、处理、交换二进制信息时，一次能操作的最大二进制数位。(内外数据线宽度),2.1.2 指令数,指令,是计算机完成某种操作的命令，由微处理器芯片设计人员定义。,2.1.3 运算速度,运算速度是计算机完成操作的时间指标，也是衡量计算机性能的重要指标。,2.1.4 访存空间,访存空间是指微处理器能访问的存储器单元容量，由微处理器的地址总线宽度确定。,2.1.5 虚拟存储空间,虚拟存储空间是指通过硬件和软件的综合来扩大用户可用存储空间的技术。,它是在内存储器和外存储器（软盘、硬盘或光盘）之间增加一定的硬件和软件支持，使两者形成一个有机整体，使计算机系统能运行比实际配置的内存容量大得多的任务程序。,2.1.6,多处理器系统,多处理器系统是指微处理器具有协处理器接口。,2.1.7 指令作业方式,串行、并行,2.1.8 微处理器芯片的制造工艺,2.2 8086微处理器结构,内部结构,寄存器结构,引脚特性,总线特性,与8088处理器的比较,工作模式,8086外观示意图,2.2.1 8086,微处理器的内部结构,图2.1 8086CPU 顺序流水线结构,分成两个部分即执行单元(EUExecutive Unit)和总线接口单元（BIUBus Interface Unit)。,1、执行部件EU,主要负责指令执行，数据的处理、加工，不直接与外部三总线接驳。,2.总线接口单元：,主要负责指令代码的预读取、二十位地址信号的生成以及MPU与外部之间数据的交换三大功能。,一、执行部件EU,运算器,算术逻辑单元ALU,状态标志寄存器FR,暂存寄存器,通用寄存器组,通用数据寄存器：AX（AH、AL）、BX（BH、BL）、CX（CH、CL）、DX（DH、DL）,通用地址寄存器：SP、BP、SI、DI,EU控制单元,二、总线接口部件BIU,指令队列缓冲器ISQ,指令指针寄存器IP,段寄存器,代码段寄存器CS,数据段寄存器DS,堆栈段寄存器CS,附加段寄存器ES,20位地址产生器,总线控制逻辑,地址线（数据线/状态线）分时复用,2.2.2 8086,微处理器的寄存器结构,图2.2 8086CPU 寄存器阵列,1、20,位地址产生器,将由段寄存器保存的段首地址左移四位和由,IP,或,EU,部件提供的,16,位偏移地址,EA,（,Effect Address,）相加，形成,20,位的实际地址,PA,（,Physical Address,）。称,16,位段首地址和,16,位偏移地址为逻辑地址，称,20,位实际地址为物理地址。,PA=（段首地址 16）偏移地址,或,PA=,（段首地址,左移,4,位）,偏移地址,图,2.3 20,位物理地址的产生,2、状态标志寄存器,FR,8086CPU,中的状态标志寄存器,FR,是惟一可位操作的,16,位寄存器，仅用了其中的,9,位作为标志位，有,6,个状态标志位和,3,个控制标志位。,OF,DF,IF,TF,SF,ZF,AF,PF,CF,15,0,7,3,11,3、指令指针寄存器,IP,指令指针寄存器IP是一个16位的寄存器，与代码段寄存器CS配合使用。CS确定代码段的段首地址；IP确定代码段中的偏移地址。由CS、IP共同确定当前要执行指令机器码的20位存放地址。在程序设计中，不能用赋值指令改变CS、IP中的值。,2.2.3 8086,微处理器的引脚特性,DIP Dual Inline Package,双列直插式封装,QFP Quad Flat Package,方形平面封装,8086CPU芯片的外封装为40条引脚的双列直插DIP（Dual In-line Package）封装，如图2.4所示,图,2.4 8086/8088CPU的封装,1,、地址总线与数据总线的复用特性,2,、控制总线的分类特性,2.2.4 8086,微处理器与,8088,微处理器的比较,1,、外部数据总线位数上的差别,2,、指令队列容量上的差别,3,、引脚特性上的差别,8086控制引脚,BHE,RD WR,READY,RESET,TEST,MN/MX,M/IO,CLK,ALE,DEN,DT/R,INTR、NMI、INTA,HOLD、HOLDA,2.2.5 8086/8088微处理器的工作模式,8086/8088微处理器的工作模式由对控制线MN/上加入电平方式确定。,1、,最小,工作,方式,当控制工作模式的引脚MN/MX接正电源时,8086 CPU将工作在最小模式状态，此时系统控制线全部由8086发出。,2、最大,工作,方式,当控制CPU工作模式的引脚MN/MX接地时,8086CPU工作于最大模式状态，此时系统的控制线通过总线控制器8288来产生。,一般在最大模式的系统中可有多个微处理器（主控器）。,8086CPU最小工作模式下的计算机系统结构如图2-5所示。,8086CPU最大工作模式下的计算机系统结构如图2-6所示。,图2.5 8086CPU最小工作模式下的计算机系统结构,图2.6 8086CPU最大工作模式下的计算机系统结构,2.3 8086的总线操作及时序,2.3.1,时钟信号发生器芯片,8284A,介绍,8284A是Intel公司专为8086/8088CPU设计的时钟发生器，产生CPU所需的系统时钟信号（即主频）。8284A用石英晶体作振荡源，除提供频率恒定的时钟信号外，还要对外界输入的“准备就绪”信号RDY和复位信号RES进行同步。,2.3.2,总线周期,CPU,访问（读或写）一次存储器或,I/O,接口所需要时间，称为一个总线周期。,8086/8088CPU,的一个总线周期由多个时钟周期,T,组成。时钟周期是,CPU,的基本时间计量单位，由主频决定。,1、基本总线周期,基本总线周期由,4,个时钟周期组成，即含,4,个,T,状态，称为,T,1,、,T,2,、,T,3,和,T,4,。正常情况下，,CPU,对存储器或,I/O,接口的一次读写操作只需要一个基本总线周期。,2、扩展总线周期,当与,CPU,相连的存储器或,I/O,接口的存取速度跟不上,CPU,的读写速度时，就应在基本总线周期的基础上加上等待周期,Tw,。如果,BIU,在执行,1,个总线周期后，不立即执行下,1,个总线周期，即系统总线就处于空闲状态,Ti,。,3、读总线周期和写总线周期,“读”总线周期即CPU将存贮器单元或I/O端口中的数据取出并读入CPU内部寄存器中的总线周期。,“写”总线周期即CPU将内部的寄存器中的数据写入存贮器单元或I/O端口中的总线周期。,2.3.3 总线操作时序,8086/8088CPU在执行读写存储器单元指令，I/O端口访问指令，或者装填指令队列缓冲器时，都需要执行一个总线操作。在总线操作时，地址信息、数据信息和控制信息应按照一定的时序工作，总线操作时序反映计算机系统正常工作的状态。,图2.7 8086CPU的基本读写总线时序图,2.4 8086,的存储器与,IO,组织结构,2.4.1,存储器的标准结构,在计算机系统中，存储器由若干个存储单元组成，而每个存储单元中所含二进制数位的个数根据存储器芯片型号而不同。地址线担负着寻址存储器单元的工作，数据线担负着传送存储单元中二进制数位的工作。关于存储单元中二进制数位的个数及数据存储顺序有如下定义。,1、存储器单元结构,在计算机系统中，存储器按字节组织存储单元，即每个存储器地址单元可存放,8,位二进制数据。,2、数据存储结构,低端地址模式(Little Endian):,对于多位字节数据,低端地址存储单元存取低位的字节数据，相邻的高端地址存储单元存取高位的字节数据。,高端地址模式(Big Endian):,对于多位字节数据,高端地址存储单元存取低位的字节数据，相邻的低端地址存储单元存取高位的字节数据。,3、规则字与非规则字,从偶地址存储单元开始存取的字数据称规则字；从奇地址存储单元开始存取的字数据称非规则字。,8086CPU对规则字的读,/,写操作可在一个总线周期完成，而对非规则字的读,/,写操作则需两个总线周期才能完成。,图2.8 字节/字访问规则,2.4.2 8086,存储器的奇偶库结构,由于存储器的标准结构为每一地址单元仅能存放,8,位数据，而,8086CPU,的的数据总线宽度为,16,位，即要同时完成,16,位数据处理必须同时访问两个地址单元。为此，由,8086CPU,构成的计算机系统中，将,1MB,存储单元分为,512KB,的奇地址值存储库和,512KB,的偶地址值存储库。,2.4.3 8086,存储器的分段结构,由于8086/8088MPU在二十条地址信号线，可直接寻址1MB的存储空间。而其内部字长为十六位，为形成二十位地址信号，利用BIU单元中的段寄存器的内容作为一个起始的地址，而EU单元中的通用寄存器中的内容则作为一个偏移量。通过前者的值左移四位并与后者求和而得一个二十位地址的方法。,这样，就把1MB的存储空间在逻辑上划分了若干段，称为逻辑段。它对应的地址称为逻辑地址。而每个存储单元所对应的具体的二十位地址称为物理地址。,两个地址之间的关系由下式给出：,物理地址段基址10H偏移量,另外，需注意对每个字节存储单元，它与物理地址是一一对应；而逻辑地址则不是的。此外，段基址和偏移量均是无符号数据。,图2.9存储器的分段管理,2.4.5 8086,存储器的堆栈结构,在存储空间中专门开辟的一个区域。其中的元素的访问必须遵循先进后出（FILO）或后进先出（LIFO）的原则，见2.10图。,堆栈一般有三个作用：,1.断点保护与恢复,2.现场保护与恢复,3.一些特殊算法的实现,SP,SS:0000H,SP,栈顶,当前栈顶,栈底,图2.10堆栈及堆栈操作示意图,入栈：1.SP,SP-2,2.(SP),（字）,出栈：1.(SP),(字),2.SP,SP+2,向下生成,高地址,低地址,2.4.6,存储器的存储区分配,Intel,公司为了保证各种型号微处理器的兼容性，对存储器的一些存储区进行了固定分配。,例如8086/8088CPU对IMB存储器的低端地址存储区和高端地址存储给出了规定。IBM公司在用8088CPU推出的PC/XT微机中，在保证存储区分配的原则上又对存储区有一定的扩展分配（图2.11所示）。,图2.11存储器分配示意图,2.4.7,存储器与,IO,组织,1、,IO,接口与,I/O,端口,CPU和外部设备之间的数据传送是通过I/O接口芯片实现的，每个I/O接口芯片可以有多个I/O端口，一个I/O接口芯片中的某个I/O端口用于某类数据的传送通道。端口实际上是存取数据的的寄存器。在系统设计时，要为每个端口分配一个地址，称为端口地址或端口号。每个端口号和存储器单元地址一样，应具有唯一性。,I/O,接口是为某种外部设备服务的电路，即,CPU,与外设间的中转站；,I/O,端口是,I/O,接口中的数据通道，即,CPU,经端口地比与外设传送数据。,2、8086,的,I/O,端口,8086/8088CPU,使用,20,位地址总线中的低,16,位（,A,15,A,0,）地址线对,I/O,端口地址进行编址，即可寻址,64K,个,I/O,端口。当要从某个端口传送16位数据时，实际上是从两个相邻的端口中传送字数据，所以8086/8088CPU可访问32K个字端口。,3、存储器、,I/O,的组织方式,存储器、,IO,统一编址：存储单元地址和,I/O,端口地址在,CPU,同一寻址空间统一分配。,存储器、,IO,独立编址,：,存储单元地址和,I/O,端口地址在,CPU,不同的寻址空间独立分配,。,