资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第,8,章,TMS320C54x,片内外设及应用实例,8.1 定时器,8.2 时钟发生器,8.3 定时器/计数器编程举例,8.4 多通道缓冲串口（,McBSP）,8.5 多通道缓冲串口应用实例,8.6 主机接口（,HPI）,8.7 外部总线操作,8.1 定时器,定时器的组成框图如图,8-1,所示。它有,3,个存储器映象寄存器：,TIM,、,PRD,和,TCR,。,这,3,个寄存器在数据存储器中的地址及其说明如表,8-1,所示。定时器控制寄存器（,TCR,）,位结构如图,8-2,所示，各控制位和状态位的功能如表,8-2,所示。,返回首页,图8-1 定时器组成框图,表8-1 定时器的三个寄存器,Timer0,地址,Timer1,地址,寄存器,说明,0024,H,0030,H,TIM,定时器寄存器，每计数一次自动减1,0025,H,0031,H,PRD,定时器周期寄存器，当,TIM,减为0后，,CPU,自动将,PRD,的值装入,TIM,0026,H,0032,H,TCR,定时器控制寄存器，包含定时器的控制和状态位,1512,11,10,96,5,4,30,保留,soft,free,PSC,TRB,TSS,TDDR,图8-2,TCR,位结构图,表8-2 定时器控制寄存器（,TCR）,的功能,返回本节,8.2 时钟发生器,8.2.1 硬件配置,PLL,8.2.2,软件可编程,PLL,返回首页,8.2.1 硬件配置PLL,用于,C541,、,C542,、,C543,、,C545,和,C546,芯片。,所谓硬件配置,PLL,，,就是通过,C54x,的,3,个引脚,CLKMD1,、,CLKMD2,和,CLKMD3,的状态，选定时钟方式，如表,8-3,所示。由表,8-3,可见，不用,PLL,时，,CPU,的时钟频率等于晶体振荡器频率或外部时钟频率的一半；若用,PLL,，,CPU,的时钟频率等于晶体振荡器频率或外部时钟频率乘以系数,N,（,PLL,N,），,使用,PLL,可以使用比,CPU,时钟低的外部时钟信号，以减少高速开关时钟所造成的高频噪声。,表8-3 时钟方式的配置,返回本节,8.2.2 软件可编程PLL,软件可编程,PLL,具有高度的灵活性，其时钟定标器提供各种时钟乘法器系数，并能直接接通和关断,PLL,。,PLL,的锁定定时器可以用于延迟转换,PLL,的时钟方式，直到锁定为止。通过软件编程，可以选用以下两种时钟方式（如表,8-4 8-6,、图,8-3,所示）。,PLL,方式，其比例系数共,31,种。靠锁相环电路完成。,分频（,DIV,）,方式，其比例系数为,1/2,和,1/4,，在此方式下，片内,PLL,电路不工作以降低功耗。,表8-4 复位时的时钟方式（,C5402）,CLKMD1,CLKMD2,CLKMD3,CLKMD,寄存器,时钟方式,0,0,0,E007H,乘15，内部振荡器工作，,PLL,工作,0,0,1,9007,H,乘10，内部振荡器工作，,PLL,工作,0,1,0,4007,H,乘5，内部振荡器工作，,PLL,工作,1,0,0,1007,H,乘2，内部振荡器工作，,PLL,工作,1,1,0,F007H,乘1，内部振荡器工作，,PLL,工作,1,1,1,0000,H,乘1/2，内部振荡器工作，,PLL,不工作,1,0,1,F000H,乘1/4，内部振荡器工作，,PLL,不工作,0,1,1,保留,表8-5 时钟方式寄存器,CLKMD,各位域功能,表8-6 比例系数与,CLKMD,的关系,PLLNDIV,PLLD,PLLMUL,比例系数,0,X,014,0.5,0,X,15,0.25,1,0,014,PLLMUL+1,1,0,15,1,1,1,0或偶数,(,PLLMUL+1)2,1,1,奇数,PLLMUL4,图8-3,PLL,锁定时间和,CLKOUT,频率的关系,返回本节,8.3 定时器/计数器编程举例,【例,8-1,】设时钟频率为,16.384,MHz,，,在,TMS320C5402,的,XF,端输出一个周期为,2,s,的方波，方波的周期由片上定时器确定，采用中断方法实现。,1,定时器,0,的初始化,（,1,）设置定时控制寄存器,TCR,（,地址,0026,H,）。,（,2,）设置定时寄存器,TIM,（,地址,0024,H,）。,（,3,）设置定时周期寄存器,PRD,（,地址,0025,H,）。,返回首页,2,定时器对,C5402,的主时钟,CLKOUT,进行分频,CLKOUT,与外部晶体振荡器频率（在本系统中外部晶体振荡器的频率为,16.384,MHz,）,之间的关系由,C5402,的三个引脚,CLKMD1,、,CLKMD2,和,CLKMD3,的电平值决定，为使主时钟频率为,16.384,MHz,，,应使,CLKMD1=1,、,CLKMD2=1,、,CLKMD3=0,，,即,PLL,1,。,3,中断初始化,（,1,）中断屏蔽寄存器,IMR,中的定时屏蔽位,TINT0,置,1,，开放定时器,0,中断。,（,2,）状态控制寄存器,ST1,中的中断标志位,INTM,位清零，开放全部中断。,4,汇编源程序如下：,.,mmregs,.def _c_int00,STACK .usect STACK,100h,t0_cout.usect vars,1 ;,计数器,t0_flag .usect “vars”,1 ;,当前,XF,输出电平标志。,t0_flag=1，,则,XF=1；,;t0_flag=0，,则,XF=0,TVAL.set 1639 ;1640,10,61=1ms,因中断程序中计数器初值,;,t0_cout=1000，,所以定时时间：1,ms,1000=1s,TIM0.set0024H;,定时器0寄存器地址,PRD0.set0025H,TCR0.set0026H,.data,TIMES.int TVAL ;,定时器时间常数,.,text,*,;,中断矢量表程序段,_,c_int00,b start,nop,nop,NMI rete;,非屏蔽中断,nop,nop,nop,SINT17 .space 4*16;,各软件中断,SINT18 .space 4*16,SINT19 .space 4*16,SINT20 .space 4*16,SINT21 .space 4*16,SINT22.space 4*16,SINT23.space 4*16,SINT24.space 4*16,SINT25.space 4*16,SINT26.space 4*16,SINT27.space 4*16,SINT28.space 4*16,SINT29.space 4*16,SINT30.space 4*16,INT0rsbx intm;,外中断0中断,rete,nop,nop,INT1rsbx intm;,外中断1中断,rete,nop,nop,INT2rsbx intm;,外中断2中断,rete,nop,nop,TINT: bdtimer;,定时器中断向量,nop,nop,nop,RINT0:rete;,串口0接收中断,nop,nop,nop,XINT0:rete;,串口0发送中断,nop,nop,nop,SINT6.space 4*16;,软件中断,SINT7.space 4*16;,软件中断,INT3:rete;,外中断3中断,nop,nop,nop,HPINT:rete;,主机中断,nop,nop,nop,RINT1:rete;,串口1接收中断,nop,nop,nop,XINT1:rete;,串口1发送中断,nop,nop,nop,*,start:,LD #0,DP,STM#STACK+100h,SP,STM #07FFFh,SWWSR,STM #1020h,PMST,ST #1000,*(t0_cout) ;,计数器设置为 1000(1,s),SSBX INTM;,关全部中断,LD #TIMES,A,READA TIM0;,初始化,TIM,PRD,READA PRD0,STM #669h,TCR0；,初始化,TCR0,STM #8,IMR;,初始化,IMR,使能,timer0,中断,RSBX INTM;,开放全部中断,WAIT:B WAIT,*,;定时器0中断服务子程序,timer:ADDM #-1,*(t0_cout);,计数器减1,CMPM *(t0_cout),#0;,判断是否为0,BC next,NTC;,不是0，退出循环,ST#1000,*(t0_cout);,为0，设置计数器，并将,XF,取反,BITF t0_flag,#1,BC xf_out,NTC,SSBX XF,ST #0,t0_flag,B next,xf_out:RSBX XF,ST #1,t0_flag,next:RSBX INTM,RETE,.end,5,链接命令文件,times.cmd,如下：,times.obj,-o times.out,-m times.map,MEMORY,PAGE 0:RAM1: origin =1000h ,length =500h,PAGE 1:SPRAM1: origin=0060h,length=20h,SPRAM2: origin=0100h,length=200h,SECTIONS,.text :RAM1 PAGE 0,.data :RAM1 PAGE 0,vars :SPRAM1 PAGE 1,STACK:SPRAM2 PAGE 1,返回本节,8.4 多通道缓冲串口（McBSP）,8.4.1,McBSP,原理框图及信号接口,8.4.2,McBSP,控制寄存器,8.4.3 时钟和帧同步,8.4.4,McBSP,数据的接收和发送,8.4.5 有关的几个概念,返回首页,8.4.1 McBSP原理框图及信号接口,TMS320C54xx,多通道缓冲串口（,McBSP,）,由引脚、接收发送部分、时钟及帧同步信号产生、多通道选择以及,CPU,中断信号和,DMA,同步信号组成，如图,8-4,所示。,表,8-7,给出了有关引脚的定义，,McBSP,通过这,7,个引脚为外部设备提供了数据通道和控制通道。,McBSP,通过,DX,和,DR,实现,DSP,与外部设备的通信和数据交换。,图8-4,McBSP,原理框图,表8-7,McBSP,引脚说明,引脚,I/O/Z,说明,DR,I,串行数据接收,DX,O/Z,串行数据发送,CLKR,I/O/Z,接收数据位时钟,CLKX,I/O/Z,发送数据位时钟,FSR,I/O/Z,接收帧同步,FSX,I/O/Z,发送帧同步,CLKS,I,外部时钟输入,表8-8,McBSP,内部信号说明,信号,说明,RINT,接收中断，送往,CPU,XINT,发送中断，送往,CPU,REVT,DMA,接收到同步事件,XEVT,向,DMA,发出事件同步,REVTA,DMA,接收到同步事件,A,XEVTA,向,DMA,发出事件同步,A,返回本节,8.4.2 McBSP控制寄存器,1,控制寄存器及其映射地址,表,8-9,列出了,McBSP,控制寄存器及其映射地址。,子块数据寄存器,SPSDx,用于指定对应子地址寄存器中数据的读写，其内部连接方式如图,8-5,所示。这种方法的好处是可以将多个寄存器映射到一个较小的存储空间。,表8-9,McBSP,控制寄存器及其映射地址,图8-5 子地址映射示意图,2,串行口的配置,串口控制寄存器（,SPCR1,、,SPCR2,）,和引脚控制寄存器（,PCR,）,用于对串口进行配置，接收控制寄存器（,RCR1,、,RCR2,）,和发送控制寄存器（,XCR1,、,XCR2,）,分别对接收和发送操作进行控制。,（,1,）串口控制寄存器（,SPCR1,、,SPCR2,）,串口控制寄存器,1,（,SPCR1,）,结构如图,8-6,所示，表,8-10,为,SPCR1,控制位功能说明。串口控制寄存器,2,（,SPCR2,）,结构如图,8-7,所示，表,8-11,为,SPCR2,控制位功能说明。,（,2,）引脚控制寄存器（,PCR,）。,引脚控制寄存器（,PCR,）,结构如图,8-8,所示，表,8-12,为,PCR,控制位功能说明。,图8-6 串口控制寄存器1（,SPCR1）,表8-10,SPCR1,控制位功能说明,图8-7 串口控制寄存器2（,SPCR2）,表8-11,SPCR2,控制位功能说明,图8-8 引脚控制寄存器（,PCR）,表8-12,PCR,控制位功能说明,（3）接收控制寄存器（,RCR1,2）。,结构如图8-9所示，表8-13所示为,RCR1,控制位功能说明，表8-14所示为,RCR2,控制位功能说明。,（,4,）发送控制寄存器（,XCR1,2,）。,发送控制寄存器（,XCR1,2,）,结构如图,8-10,所示，表,8-15,所示为,XCR1,控制位功能说明，表,8-16,所示为,XCR2,控制位功能说明。,（,a）RCR1,（,b）RCR2,图8-9 接收控制寄存器（,RCR1,2,）,表8-13,RCR1,控制位功能说明,表8-14,RCR2,控制位功能说明,（,a）XCR1,（,b）XCR2,图8-10 发送控制寄存器（,XCR1,2）,表8-15,XCR1,控制位功能说明,表8-16,XCR2,控制位功能说明,返回本节,8.4.3 时钟和帧同步,采样率发生器由三级时钟分频组成，如图,8-11,所示，可以产生可编,程的,CLKG,（,数据位时钟）信号,和,FSG,（,帧同步时钟）信号,。,CLKG,和,FSG,是,McBSP,的内部信号，用于驱动接收,/,发送时钟信号（,CLKR/X,）,和,帧同步信号（,FSR/X,）。,采样率发生器时钟既可以由内部,的,CPU,时,钟驱动（,CLKSM=1,），,也可以由外部时钟源驱动（,CLKSM=0,）。,采样率发生器寄存器,SRGR1,，,2,控制着采样率发生器的各种操作，其结构如图,8-12,所示。表,8-17,所示为,SRGR1,控制位功能说明，表,8-18,所示为,SRGR2,控制位功能说明。,图8-11 采样率发生器框图,（,a）,采样率发生器寄存器1 (,SRGR1),（,b）,采样率发生器寄存器2 (,SRGR2),图8-12 采样率发生器寄存器,SRGR1，2,结构图,表8-17,SRGR1,控制位功能说明,表8-18,SRGR2,控制位功能说明,图8-13 可编程帧周期和帧脉冲宽度,返回本节,8.4.4 McBSP数据的接收和发送,数据的接收是通过三级缓冲完成的，例如，通过设置,SPCR1,寄存器的,RINTM=00b,，,则可由,RRDY,信号驱动产生接收中断信号,RINT,，,TMS320C54xx CPU,响应中断，读取,DRR,中的数据。接收时序如图,8-14,所示。,数据的发送通过两,级缓冲完成，通过设置,SPCR2,寄存器的,XINTM=00b,，,可由,XRDY,驱动产生发送中断信号,XINT,，,TMS320C54xx CPU,响应中断，将下一个发送数据写入,DXR,中，随后,XRDY,降为,0,。发送时序如图,8-15,所示。,图8-14 数据的接收,图8-15 数据的发送,返回本节,8.4.5 有关的几个概念,1,相的概念,在,McBSP,中，帧同步信号表示一次数据传输的开始。帧同步信号之后的数据流可以有两个相相1和相2。相的个数（1或2）可以通过设置,RCR2,和,XCR2,中的（,R/X）PHASE,位来实现。每帧的字数和每字的位数分别由（,R/X）FRLEN1,2,和（,R/X）WDLEN1,2,决定（如图8-6、8-18所示 ）。,图8-16 例8-2的图,图8-17 例8-3的图,2,数据延迟,每一帧都是从帧同步信号有效时到来的第一个时钟周期开始的。实际的数据接收或传输开始时刻相对于帧的开始时刻可以有延时，这一延时称为,数据延迟，用,RDATDLY,和,XDATDLY,分别指定接收和发送的数据延迟。可编程数据延迟的范围为0,、,1,、,2个时钟周期（,R/XDATDLY = 00b 10b,），,如图,8-18,所示。,图,8-18 数据延迟,3,SPI,协议：,McBSP,时钟停止模式,SPI,协议是一种主从配置的、支持一个主方、一个或多个从方的串行通信协议，一般使用,4,条信号线：串行移位时钟线（,SCK,）、,主机输入,/,从机输出线（,MISO,）、,主机输出,/,从机输入线（,MOSI,）、,低电平有效的使能信号线（ ）。如图,8-19,8-22,所示、表,8-19、20,所示。,图8-19,McBSP,作为,SPI,模式的主设备,图8-20,McBSP,作为,SPI,模式的从设备,图8-21,CLKSTP=10b、CLKXP=0,时钟停止模式1的时序图,图8-22,CLKSTP=11b、CLKXP=1,时钟停止模式4的时序图,表8-19,McBSP,寄存器位域设置（,SPI,模式的主设备）,表8-20,McBSP,寄存器位域设置（,SPI,模式的从设备）,返回本节,8.5 多通道缓冲串口应用实例,8.5.1,TLV1572,高速串行,ADC,与,TMS320C5402,接口设计,8.5.2,TLC5617,串行,DAC,与,TMS320C5402,接口设计,8.5.3 语音接口芯片,TLC320AD50C,与,TMS320C5402,接口设计,返回首页,8.5.1,TLV1572,高速串行,ADC,与,TMS320C5402,接口设计,1,TLV1572,芯片简介,TLV1572,是高速同步串行的10位,A/D,转换芯片，单电源2.7,V,至5.5,V,供电，8引脚,SOIC,封装。功耗较低（3,V,供电功耗3,W，5V,供电功耗25,W），,当,AD,转换不进行期间自动进入省电模式。5,V,供电、时钟速率20,MHz,时最高转换速率为1.25,MSPS，3V,供电、时钟速率10,MHz,时最高转换速率为625,KSPS。TLV1572 D,封装引脚排列如图8-23所示，,TLV1572,的引脚说明如表8-21所示。,图8-23,TLV1572,的引脚排列,表8-21,TLV1572,引脚功能表,2,TLV1572,与,TMS320,系列,DSP,的连接,图8-24,TLV1572,与,TMS320,系列,DSP,连接框图,图8-25,TLV1572 DSP,工作方式时序图,3,TLV1572,与,TMS320C5402,的,McBSP1,接口软件编程,【例,8-4,】在本例应用中，,TMS320C5402,的,McBSP1,以,CPU,中断的方式读取,TLV1572,模数转换结果，并存放在,DSP,片内的,DARAM,区的,3000,H,开始的单元中，共采样,256,个点，,A/D,转换的速率为,64,kHz,，,由串口,McBSP1,的帧频决定，,TMS320C5402,的主时钟频率为,81.925,MHz,。,其实现程序（略）,返回本节,8.5.2,TLC5617,串行,DAC,与,TMS320C5402,接口设计,1,TLC5617,工作原理,TLC5617,是带有缓冲基准输入的双路10位电压输出数模转换器。,TLC5617,通过与,CMOS,兼容的3线串行接口实现数字控制，器件接收的用于编程的16位字的前4位用于产生数据的传送模式，中间10位产生模拟输出，最后两位为任意的,LSB,位（如图8-26,8-28,、表8-22、23所示）。,图8-26,TLC5617,引脚排列,表8-22,TLC5617,引脚功能说明,图8-27,TLC5617,功能框图,图8-28,TLC5617,的时序图,表8-23 可编程控制位（,D15D12）,功能表,2,TLC5617,与,TMS320C5402,的,McBSP,接口设计,TLC5617,符合,SPI,数字通信协议，而,TMS320C54xx,系列,DSP,芯片的多通道缓冲串口（,McBSP）,工作于时钟停止模式时与,SPI,协议兼容。,TLC5617,与,TMS320C5402,的,McBSP0,接口连接如图8-29所示。,图8-29,TMS320C5402,与,TLC5617,的连接,3,软件设计,给出了较完整的软件程序，包括主程序、串口初始化程序和,CPU,中断服务程序，中断服务程序分别对数据进行处理，然后在,TLC5617,的,A,、,B,两个通道同时输出。,TMS320C5402,的主时钟频率为,81.925,MHz,，,数模转换速率为,128,kHz,。,汇编源程序（略）,返回本节,8.5.3 语音接口芯片,TLC320AD50C,与,TMS320C5402,接口设计,1,模拟接口芯片,TLC320AD50C,的工作原理,音频接口芯片,TLC320AD50C,集成了,16,位,A/D,和,D/A,转换器，使用过采样（,over sampling,）,技术提供,16,位,A/D,和,D/A,低速信号转换，该器件包括两个串行的同步转换通道，工作方式和采样速率均可由,DSP,编程设置。其内部,ADC,之后有抽样滤波器，,DAC,之前有插值滤波器，接收和发送可同时进行。,图8-30,AD50C,的引脚排列,图8-31,AD50C,的内部结构框图,AD50C,片内还包括一个定时器和控制器。该芯片可工作在单端或差分方式，支持,3,个从机级联，其参数设置模式采用单线串行口直接对内部寄存器编程，不受数据转换串行口的影响。,（,1,）,ADC,信号通道（如图,8-32,、,8-33,）,（,2,）,DAC,信号通道（如图,8-34,所,示）,（,3,）,AD50C,的控制寄存器（如表,8-24所,示）,图8-32,ADC,通道主通信时序图,图8-33,ADC,通道主通信和次通信时序图,图8-34,DAC,信号通道主通信和次通信时序图,表8-24 控制寄存器1位功能表,表8-25 控制寄存器2位功能表,表8-26 控制寄存器3位功能表,D7,D6,D5,D4,D3,D2,D1,D0,说明,(,D0D5),为与之间延迟,SCLK,的个数,(,D6D7),从器件的个数，,TLC320AC50C,最多3个,D7,D6,D5,D4,D3,D2,D1,D0,说明,(,D0D5),为与之间延迟,SCLK,的个数,(,D6D7),从器件的个数，,TLC320AC50C,最多3个,表8-27 控制寄存器4位功能表,表8-28 寄存器映象表,寄存器编号,D12,D11,D10,D9,D8,寄存器名字,0,0,0,0,0,0,空操作寄存器,1,0,0,0,0,1,控制寄存器1,2,0,0,0,1,0,控制寄存器2,3,0,0,0,1,1,控制寄存器3,4,0,0,1,0,0,控制寄存器4,2,TLC320AD50C,与,TMS320C5402,硬件接口设计,硬件连接采用,AD50C,为主控模式（,=1,），向,C5402,的,McBSP0,（,从设备）提供,SCLK,（,数据移位时钟）和,FS,（,帧同步脉冲），并控制数据的传输过程。,TMS320C5402,工作于,SPI,方式的从机模式，,CLKX0,和,FSX0,为输入引脚，在接收数据和发送数据时都是利用外界时钟和移位脉冲。,C5402,与,TLC320AD50C,的硬件连接如,图8-35所,示。,图8-35,TMS320C5402,与,TLC320AD50C,的硬件连接示意图,3,软件编制过程,（,1,）,TMS320C5402,串口的初始化。,（,2,）,AD50C,初始化。,（,3,）用户代码的编写。,返回本节,8.6 主机接口（HPI）,8.6.1,HPI-8,接口的结构,8.6.2,HPI-8,控制寄存器和接口信号,8.6.3,HPI-8,接口与主机的连接框图,8.6.4,HPI,的8条数据线作通用的,I/O,引脚,返回首页,8.6.1 HPI-8接口的结构,HPI-8,是一个,8,位的并行口，外部主机是,HPI,的主控者，,HPI-8,作为主机的从设备，其框图如图,8-36,所示。其接口包括一个,8,比特的双向数据总线、各种控制信号及,3,个寄存器。片外的主机通过修改,HPI,控制寄存器（,HPIC,）,设置工作方式，通过设置,HPI,地址寄存器（,HPIA,）,来指定要访问的片内,RAM,单元，通过读,/,写数据锁存器（,HPID,）,来对指定存储器单元读,/,写。主机通过,HCNTL0,、,HCNTLl,管脚电平选择,3,个寄存器中的一个。,图8-36,HPI-8,框图,返回本节,8.6.2 HPI-8控制寄存器和接口信号,HPI,控制寄存器（,HPIC,）,状态位控制着,HPI,操作：,（,1,）,BOB,：,字节次序位。,（,2,）,SMOD,：,标准,HPI-8,寻址方式位。,（,3,）,DSPINT,：,主机向,C54x,发出中断位。,（,4,）,HINT,：,C54x,向主机发出中断位。,（,5,）,XHPIA,：,增强,HPI-8,扩展寻址使能位。,（,6,）,HPIENA,：,增强,HPI-8,使能状态位。,主机从,HPIC,寄存器读出数据,主机写入,HPIC,寄存器的数据,C54x,从,HPIC,寄存器读出的数据,C54x,写入,HPIC,寄存器的数据,图8-37 标准,HPI-8,的,HPIC,寄存器位结构图,主机从,HPIC,寄存器读出数据,主机写入,HPIC,寄存器的数据,C54xx,从,HPIC,寄存器读出的数据,C54xx,写入,HPIC,寄存器的数据,图8-38 增强,HPI-8,的,HPIC,寄存器位结构图,表8-29,HPI-8,接口信号名称及其功能,返回本节,8.6.3 HPI-8接口与主机的连接框图,图8-39,C54x HPI,与主机链接框图,返回本节,8.6.4 HPI的8条数据线作通用的I/O引脚,表8-30 通用,I/O,控制寄存器(,GPIOCR),各位的功能,返回本节,8.7 外部总线操作,8.7.1 软件等待状态发生器,8.7.2 可编程分区切换逻辑,8.7.3 外部总线接口定时,返回首页,8.7.1 软件等待状态发生器,表8-31 软件等待状态寄存器（,SWWSR）,各字段的功能,表8-32 软件等待状态控制寄存器（,SWCR）,的功能,返回本节,8.7.2 可编程分区切换逻辑,表8-33 分区转换控制寄存器（,BSCR）,各字段的功能,图8-40 存储器两次读操作之间分区切换,图8-41 程序存储器读切换到数据存储器读,返回本节,8.7.3 外部总线接口定时,1,存储器寻址定时图,如图8-42所示为存储器读读写操作时序图。如图8-43所示为存储器写写读操作时序图。写操作的地址线和数据线继续保持有效约半个周期，紧跟着写操作之后的读操作也要两个机器周期。,如图8-44所示为程序空间读插入一个等待周期的存储器读读写操作时序图。,图8-42 存储器读读写操作时序,图8-43 存储器写写读操作时序,图8-44 存储器读读写操作时序（程序空间读插入一个等待周期）,2,I/O,寻址定时图,如图8-45所示为并行,I/O,口读写读操作时序图。如图,8-46,所示为插入一个等待周期的并行,I/O,口读写读操作时序图。每次,I/O,读写操作都延长一个机器周期。,如果,I/O,读,/,写操作紧跟在存储器读,/,写操作之后，则,I/O,读,/,写操作至少,3,个机器周期，如果存储器读操作紧跟在,I/O,读,/,写操作之后，则存储器读操作至少,2,个机器周期。,图8-45 并行,I/O,口读写读操作时序,图8-46 并行,I/O,口读写读操作时序（插入一个等待周期）,3软、硬件等待状态的使用,DSP,无论是运算还是存取数据，速度都很快，但外部存储器或其他设备的读写周期都较长。因此经常用等待方式访问外存储器。,DSP,有软等待（内等待）、硬等待（外等待）访问控制以便于与不同速度的外围器件交换数据，同时,DSP,自身的运行速度又可以保持很高。软、硬件等待都可以分别对不同类型、不同地址范围的外设产生不同的等待状态数。,返回本节,
展开阅读全文