3本实验3.6.1 计数与显示[1]

上传人:沈*** 文档编号:244261380 上传时间:2024-10-03 格式:PPT 页数:16 大小:469.50KB
返回 下载 相关 举报
3本实验3.6.1 计数与显示[1]_第1页
第1页 / 共16页
3本实验3.6.1 计数与显示[1]_第2页
第2页 / 共16页
3本实验3.6.1 计数与显示[1]_第3页
第3页 / 共16页
点击查看更多>>
资源描述
数字电子技术实验,实验,3.6.1,计数与显示,一、实验目的,1.,学习计数器、译码器和七段显示器的使用方法。,2,、用,74LS161,计数器、,4511,译码器、,BS311201,显示器和,74LS00,实现一个带显示的,60,进制计数器。,二、实验任务,2.,掌握计数器、译码器和七段显示器的综合应用。,3.,掌握用示波器测试计数器输出波形的方法。,1,、用,1,片,74LS161,计数器、,1,片,4511BD_5V,译码器、,1,个,Seven Segment Display,显示器实现一个带显示的,10,进制计数器。,数字电路实验箱,(,74LS161,、,4511,、,BS311201,、,74LS00,数字集成芯片、脉冲源,),、数字万用表、示波器、导线。,三、实验设备,四、实验原理及步骤,74LS161,引脚图,4511,引脚图,CC4511,BCD,码七段译码器,驱动共阴数码管,BS311201,集成片,七段数码管显示笔段,BS311201,共阴极显示器,,COM,接地;,BS311101,共阳极显示器,,COM,接电源,+5V,。,输入高位,输入低位,74LS161,逻辑符号,输出高位,74LS161,ET,EP,Co,输入输出端说明,CR,:,异步清零端,低电平有效,;,LD,:,同步置数端,低电平有效,;,ET,、,EP,:,使能端,高电平有效,;,C,P,:,计数器时钟,;,D,、,C,、,B,、,A,:,数据输入端,;,Q,D,、,Q,C,、,Q,B,、,Q,A,:,数据输出端,;,Co,:,进位端。,输 入,输 出,CR LD ET EP,CP,D C B A,Q,D,Q,C,Q,B,Q,A,0,1,0,d c b a,1,1,1,1,1 1 0,1 1,0,0 0 0 0,d c b a,加计数,保持,保持,74LS161,功能表,低电平,有效,74LS161,是一个可预置的,4,位二进制同步加法计数器,它的计数长度是,16,。,低电平上升沿有效,计数器,译码器,显示器,计数、译码、显示电路框图,进制,=,计数长度,=,脉冲的个数,脉冲信号,用带清,“,0,”,输入端的中规模,N,进制计数器,实现带显示的,M,进制计数,计数长度,M,(,M,N,),新的计数器有效状态是,S,0,S,M-1,。,清,“,0,”,和预置,“,0,”,同步置,“,0,”,(,用,LD,置,“,0,”,,与,CP,上升沿有关,),计数值,M-1,异步清,“,0,”,(,用,CR,清,“,0,”,,与,CP,无关,),计数值,M,,此时,S,M,为过渡过程。,用,74LS161,计数器、,4511,译码器、,BS311201,显示器和,74LS00,实现一个带显示的,60,进制计数器,应分别需要两片计数器、译码器和显示器,显示计数状态是,0,59,。,74LS161,计数器是,16,进制的,4,位二进制加法器。个位、十位要实现,N=16,的计数,方法如下:,举例,:,计数器用同步置,“,0,”,实现九进制(,不是教材中的题目仅供预习参考,),状态转换图为:,0000,0100,0001,0010,0011,0101,0110,0111,1000,S,8,S,0,“,1”,“,1”,74LS161,EP,Co,“,0”,“,1”,&,计数值,M-1=9-1=8(Q,D,Q,C,Q,B,Q,A,=1000),,,即从,Q,D,端红线引出。,当计数至,8(Q,D,=,“,1,”,),时,经,“,与非,”,门输出,“,0,”,到,LD,端,在下一个脉冲,(,第,9,个脉冲,),的上升沿到达时将输出置入,0000,状态,。,有效状态是,S,0,S,8,。,ET,Q,D,Q,C,Q,B,Q,A,字型,1,0,0,0,1,0,0,0,0,0,2,0,0,1,0,3,0,0,1,1,4,0,1,0,0,0,1,0,5,1,0,1,1,6,0,0,1,1,7,1,8,1,0,0,0,九进制异步清,“,0,”,完整电路图,“,1”,“,1”,&,74LS161,ET,EP,Co,ET,Co,CC4511,BI,LT,LE,a b c d e f g,“,1”,“,0”,CC4511,BI,LT,LE,a b c d e f g,“,1”,“,0”,1,2,3,4,5,6,7,8,0,1,2,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,1,1,0,0,1,1,0,0,0,1,1,0,0,1,0,1,0,1,0,0,1,0,九进制时序图,74LS161,ET,EP,Co,“,1”,“,1”,CC4511,BI,LT,LE,a b c d e f g,“,1”,“,0”,CC4511,BI,LT,LE,a b c d e f g,“,1”,“,0”,“,1”,&,74LS161,“,1”,&,&,异步清,“,0,”,实现六十进制实验电路图,个位,十位,实验箱内部已连接好,ET,EP,Co,ET,EP,Co,ET,EP,Co,2.,根据给定芯片的,管脚图,,,完成十进制设计电路图,(,注意,:,计数器的,Q,D,Q,A,输出端的高位,Q,D,接入译码器的输入端高位,D,),同时,Q,D,Q,A,输出端接入发光二极管,,CP,接入脉冲源的,1Hz,,观察显示器的字型变化过程,判断芯片好坏。,(,如发光二极管亮灯情况正确,显示器字型不正确,则判断计数器是好的,而译码器接线故障,或译码显示器芯片故障。,),1.,用万用表 挡、电阻,2K,挡或,将导线连接,+5V,电源与输出发光二极管,等方法,检查导线导通情况,当万用表发出,蜂鸣声,、阻值示数约为,0,或,发光二极管亮,时,均表示导线导通,。,实 验 步 骤,:,3.,根据给定芯片的,管脚图,完成十进制设计电路图,将,个,位、,十,位,连接成,六,十,进制电路图,3.,将,个,位、,十,位按所设计的,六,十,进制电路接线,,CP,接入脉冲源的,1Hz,,观察显示器的字型变化过程,(,0,59,),,分别记录在表格中。字型,正确后,将,CP,脉冲源改为,1KHz,,示波器两两观察,CP,、个位,Q,D,Q,A,的波形。,五、实验报告要求,2,.,记录完成十进制,Q,D,Q,A,和字型的正确变化过程,表格,(,CP,接,1Hz,脉冲,),。,1.,用两种不同方案画出,十,进制实验电路,并写出设计过程和操作步骤。,3.,记录输入,CP,与计数器输出,Q,D,Q,A,的波形,(,CP,接,1KHz,脉冲,),。,(,要求不少于,10,个脉冲,),。,5,.,根据测试数据,得出结论。完成思考题。,六、注意事项,注意通常电源均按,+5V,和,地,接入,每个芯片都需接入一对电源,共阴数码管、,CP,用的脉冲源也需接,+5V,电源。为防止遗漏,可把它定为接线的第一步。注意电源不要接反。,不可在接通电源的情况下插入或拔出芯片。,观察波形时,一定要把示波器的的耦合方式置,“,DC,”,。,CH1,、,CH2,探棒衰减开关置,10,,,电压衰减旋钮可置,0,.,2V,/,每格。,4.,画出,六十,进制实验电路,并写出设计过程和操作步骤。,The,end,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 管理文书 > 施工组织


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!