集成电路设计基础

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,集成电路设计基础,*,集成电路设计基础,山东大学 信息学院,刘志军,上节课 第,11,章,Verilog,HDL,简介,11.1,Verilog,HDL,概述,11.2,Verilog,语言要素,11.3,表达式中的运算符,11.4,门级结构描述,11.5,连续赋值语句,11.6,行为语句,10/2/2024,2,集成电路设计基础,第,12,章 集成电路封装与测试,12.1,集成电路封装技术基础,12.2,集成电路多芯片组件（,MCM,）,封装技术,12.3,集成电路测试信号联接方法,12.4,数字集成电路测试方法概述,10/2/2024,3,集成电路设计基础,集成电路封装与测试,在整个,IC,设计制造的流程中，封装与测试是后道工序。,完成这个环节后，,IC,就可以进入系统应用了。,10/2/2024,4,集成电路设计基础,集成电路封装与测试,集成电路封装,采用一定的材料以一定的形式将集成电路芯片封装起来。,集成电路测试,对集成电路的功能和电气指标进行测量。,10/2/2024,5,集成电路设计基础,12.1,集成电路封装技术基础,集成电路封装对集成电路有着极其重要的作用，主要有以下,四个方面,：,10/2/2024,6,集成电路设计基础,集成电路封装的作用,(1),对集成电路起机械支撑和机械保护作用。,(2),对集成电路起着传输信号和分配电源的作用。,(3),对集成电路起着热耗散的作用。,(4),对集成电路起着环境保护的作用。,10/2/2024,7,集成电路设计基础,集成电路封装的内容,通过一定的结构设计、工艺设计、电设计、热设计和可靠性设计制造出合格的外壳或引线框架等主要零部件；,(2),改进封装结构、确定外形尺寸，使之达到通用化、标准化，并向多层次、窄节距、多引线、小外形和高密度方向发展；,10/2/2024,8,集成电路设计基础,集成电路封装的内容,(3),保证自硅晶圆的减薄、划片和分片开始，直到芯片粘接、引线键合和封盖等一系列封装所需工艺的正确实施，达到一定的 规模化和自动化；,(4),在原有的材料基础上，提供低介电系数、高导热、高机械强度等性能优越的新型有机、无机和金属材料；,(5),提供准确的检验测试数据，为提高集成电路封装的性能和可靠性提供有力的保证。,10/2/2024,9,集成电路设计基础,集成电路封装工艺流程,10/2/2024,10,集成电路设计基础,常用集成电路封装形式,（,1,）,DIP(Dual In-line Package),双列直插式封装,P,型,8,引线封装,正视图,顶视图,10/2/2024,11,集成电路设计基础,常用集成电路封装形式,（,2,）,SOP(Small Outline Package),小外形封装,SOP,实际上是,DIP,的变形，即将,DIP,的直插式引脚向,外弯曲成,90,度，就成了适于表面贴装,SMT,（,Surface,Mount Technology,）,的封装了，只是外形尺寸和重量,比,DIP,小得多。,SOP,封装外形图,10/2/2024,12,集成电路设计基础,常用集成电路封装形式,（,3,）,QFP(Quad Flat Package),四边引脚扁平封装,QFP,封装结构,QFP,的分类：,塑（,Plastic,）,封,QFP(PQFP),薄型,QFP(TQFP),窄（,Fine,）,节距,QFP(FQFP),10/2/2024,13,集成电路设计基础,集成电路设计中的封装考虑,集成电路封装示意图,在集成电路设计中特别是版图设计阶段，设计者需要了解,一些基本封装知识。,10/2/2024,14,集成电路设计基础,集成电路设计中的封装考虑,（,1,）,划片槽与焊盘,在一个晶圆上分布着许多块集成电路，在封装时要将各块,集成电路切开。这个切口就叫划片槽。,划片槽示意图,10/2/2024,15,集成电路设计基础,（,2,）,高速芯片封装,集成电路设计中的封装考虑,在高频和高速系统设计时，不同封装形式的引脚的寄生参,数必须加以考虑。,封装类型,电容,/,pF,电感,/,nH,68,针塑料,DIP,4,35,68,针陶瓷,DIP,7,20,256,针PGA,5,15,金丝压焊,1,1,例装焊,0.5,0.1,几种封装形式下引脚的寄生电容和电感的典型值,10/2/2024,16,集成电路设计基础,集成电路设计中的封装考虑,（,3,）,芯片散热问题,集成电路芯片工作时会发热，在选择封装时要考虑芯片的散热问题。对于发热较小的芯片在封装时不作特别考虑，而对有一些发热量的芯片可考虑采用热传导性能较好的封装材料，选用外形大一点的封装形式。发热量较大的芯片要考虑带散热装置,(,如金属散热器等,),的封装。,10/2/2024,17,集成电路设计基础,12.2,集成电路多芯片组件（,MCM,）,封 装技术,多芯片封装是由原来厚模电路的概念发展而来。厚模电路是将已封装的小型电子元器件进行二次小型焊接并封装在一个较大的外壳内，形成一个功能模块。而多芯片封装是将两个以上未封装的裸片通过基板进行微互连，将外引线引致输出，并按标准集成电路的封装形式进行封装，形成单封装体集成电路。,10/2/2024,18,集成电路设计基础,多芯片封装的好处,多芯片封装的好处是可将不同工艺的芯片组合在一起在单片集成电路上实现较为完整的系统功能。还在于可以利用现有成熟而较为复杂的芯片附加自己设计的较简单的,ASIC,组成应用系统，降低产品开发风险，提高芯片性能和经济效益。多芯片封装提高系统的保密性和可靠性也是很显然的。多芯片封装是,21,世纪新型封装的一个重要方向。,10/2/2024,19,集成电路设计基础,MCM,基本概念,多芯片封装,是将,2,片以上的集成电路封装在一个腔体内的一种,新技术，称之为,MCM(Multi Chip Module),。,一种六芯片,MCM,10/2/2024,20,集成电路设计基础,MCM,应用领域,作为一个完整的电子系统，常常由许多功能块组成，如复杂,的运算单元像,MCU,和,DSP,、,小信号放大、射频电路、低频功,放和光电器件等。这些功能电路往往用不同的工艺实现，如,要用同一工艺制在一片芯片上是十分困难的，有时甚至是不,可能的。,多芯片封装的集成电路组件,10/2/2024,21,集成电路设计基础,MCM,的基板,多芯片封装的基板主要有以下一些类型：,L,（,Laminate,）,型，即叠层型,C,（,Ceramic,）,型即原膜陶瓷型,D(Deposited Thin Film),型即淀积薄膜型,Si(Silicon,),型，即硅型,10/2/2024,22,集成电路设计基础,MCM,设计过程,MCM,设计基本流程,10/2/2024,23,集成电路设计基础,12.3,集成电路测试信号联接方法,集成电路测试所要做的工作，一是要将芯片与测试系统的各,种联接线正确联接；二是要对芯片施加各种信号，通过分析,芯片的输出信号，来得到芯片的功能和性能指标。芯片与测,试系统的联接,分为两种,：,（,1,）芯片在晶圆测试的联接方法,（,2,）芯片成品测试的联接方法,10/2/2024,24,集成电路设计基础,集成电路测试信号联接方法,（,1,）,芯片在晶圆测试的联接方法,BX2001,探针台,10/2/2024,25,集成电路设计基础,一种,10,探针头的实物照片,GSG,组合,150um,间距微波探头照片,两种芯片在晶圆测试用探针：,10/2/2024,26,集成电路设计基础,集成电路测试信号联接方法,（,2,）,芯片成品测试的联接方法,测试机与被测电路板的联接照片,MT9308,分选机,10/2/2024,27,集成电路设计基础,12.4,数字集成电路测试方法概述,集成电路测试,按集成电路信号类型可以分为,模拟集成电路,测试和数字集成电路测试,两大类,。,对,模拟电路,，较多关心电路的性能指标，测试的难度主要,在微弱信号，高频信号和高压大电流信号。,对,数字电路,，除了关心主要的电气指标外，重点在于电路,的逻辑功能和内部各逻辑元件的完好性。,10/2/2024,28,集成电路设计基础,数字集成电路测试的基本概念,数字集成电路测试的意义在于可以直观地检查设计的集成电路是否能像设计者要求的那样正确地工作。,另一目的是希望通过测试，确定电路失效的原因以及失效所发生的具体部位，以便改进设计和修正错误。,10/2/2024,29,集成电路设计基础,测试的难度,为实现对芯片中的错误和缺陷定位，从测试技术的角度而言就是要解决测试的可控制性和可观测性。数字系统一般都是复杂系统，测试问题变得日益严重。,10/2/2024,30,集成电路设计基础,测试生成,指产生验证电路的一组测试码，又称测试矢量,测试验证,指一个给定测试集合的有效性测度，这通常是通过故障模拟,来估算的。,测试设计,目的是为了提高前两种工作的效率，也就是说，通过在逻辑,和电路设计阶段考虑测试效率问题，加入适当的附加逻辑或,电路以提高将来芯片的测试效率。,数字集成电路可测性（包括,3,个重要方面）,：,10/2/2024,31,集成电路设计基础,数字集成电路测试基本形式,完全测试,功能测试,对芯片进行全部状态和功能的测试，要考虑集成电路所,有的可能状态和功能，即使在将来的实际使用中有些并,不会出现。,只对在集成电路设计之初所要求的运算功能或逻辑功,能是否正确进行测试。,10/2/2024,32,集成电路设计基础,数字集成电路测试技术中要解决的问题主要有：故障模型的,提取，测试矢量的生成技术，电路的可测试结构设计方法等。,数字集成电路测试技术,（,1,）固定故障模型,故障模型就是将物理缺陷的影响模型化为逻辑函数的逻辑,及时延等方面的特征。目前用得最多的故障模型是单固定,型故障，即是任何时候电路中只有一条信号线固定为,0,（或,1,）值，无论电路输入取什么值时该线取值不变。,10/2/2024,33,集成电路设计基础,（,1,）,固定故障模型,数字集成电路测试技术,单固定型故障,10/2/2024,34,集成电路设计基础,数字集成电路测试技术,（,1,）,固定故障模型,故障精简,10/2/2024,35,集成电路设计基础,数字集成电路测试技术,（,1,）固定故障模型,冗余故障识别,10/2/2024,36,集成电路设计基础,（,2,）,测试矢量生成,数字集成电路测试技术,测试矢量是一组测试码，它包含了测试输入和应有的测试,输出。其中，测试输入是加到电路原始输入端的激励信号，,测试输出是用于对比实测结果的输出信息。根据待测节点,的位置要求，以及将假设的故障传播到输出所应给出的信,号要求，产生的测试信号就是所谓的测试矢量。,生成测试矢量包括,3,个环节,：,设置节点正常逻辑值；,敏化沿着故障传播路径的所有逻辑门；,正确设置的节点信号值。,10/2/2024,37,集成电路设计基础,测试矢量生成举例,测试矢量生成例子,10/2/2024,38,集成电路设计基础,数字集成电路测试实例,编码规律图,由编码器的原理图可见该编码器有,四个地址输入端（,A0A3,），,一个,电源,VDD,（,5V,），,一个脉冲输入端,OSC,和一个输出端,Dout,。,在输入端,（,A0A3,）,给一组编码，经过编码器编码，在,Dout,端,顺序输出。,10/2/2024,39,集成电路设计基础,下节课 九天设计工具,待续,10/2/2024,40,集成电路设计基础,本章结束（,140,）,谢谢！,10/2/2024,41,集成电路设计基础,10/2/2024,42,集成电路设计基础,