计算机组成原理实验

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机组成原理实验,第,1,章,TDN-CM,计算机组成原理教学实验系统,第,2,章 实验,第,1,章,TDN-CM,计算机组成原理教学实验系统,一、引言,TDN-CM,计算机组成原理教学实验系统支持“计算机组成原理”课程的实验教学，可满足不同层次、不同教学环节的需求，是完全符合教学规律及开放式实验教学的高档次实验设备。,TDN-CM,采用内外总线结构，按开放式要求设计了各相关单元电路，为学生提供多种实验手段。可按部件，分层次进行组合，逐次构造不同实验电路和模拟计算机。在操作界面上，提供单机使用及,PC,联机多种操作方式，彼此间可以随意切换，具有良好的示教效果。整个系统分为,23,个功能模块区，如图,1-1,所示。,2,3,二、主要功能模块,ALU UNIT,：,运算器单元，使用两块,74LS181,组成,8,位运算器，两个,8,位寄存器,DR1,和,DR2,作为暂存寄存器，保存参数和中间结果；,ALU,输出由三态门,74LS245,通过排针连接到数据总线上；一片,8,位移位寄存器,74LS299,可通过排针连接到数据总线上；由,GAL,器件和,74LS74,锁存器构成进位标志控制电路和零标志控制电路，连接进位标志和零标志指示灯。,REG UNIT,：,寄存器堆，由,3,片,8,位寄存器,R0,、,R1,和,R2,组成。,ADDRESS UNIT,：,程序计数器与地址寄存器单元。,INS UNIT,：,指令寄存器单元。,4,STATE UNIT,：,时序电路单元，其中,START,是启动开关，,KK2,用作单拍信号脉冲源，,STEP,是单步开关，,STOP,是停机开关，信号源脉冲宽度可用电位器,W1,调节，在,H24,端可用示波器观察波形，信号源频率为,330Hz580Hz,。,MICRO-CONTRLLER UNIT,：,微控制器电路单元。,LOG UNIT,：,逻辑译码单元。,MAIN MEM,：,主存单元，由,6116,构成,2KB,存储器。,INPUT DEVICE,：,输入设备，使用,8,个拨动开关模拟输入设备。,OUTPUT DEVICE,：,输出设备，有两个数码管显示器，通过显示译码器,GAI16V8,连接数据总线。,5,BUS UNIT,：,总线单元，有,6,组排针。,W/R UNIT,：,读,/,写信号发生单元，用来转接各单元所需的控制信号以及外总线读,/,写信号，有,4,个排针引出端,T1,、,T2,、,T3,、,T4,。,EXT BUS,：,外总线单元。,EX UNIT,：,扩展单元。,OSC UNIT,：,逻辑信号测量单元。,8051 UNIT,：,单片机,8051,实验单元。,SWITCH UNIT,：,开关单元，有,15,个控制开关，根据需要提供控制电平。,LED UNIT,：,指示灯单元，有,4,个发光二极管，信号为,0,时，指示灯亮。,PLD UNIT,：,PLD,编程区。,6,三、,74LS181,1.74LS181,内部逻辑结构,74LS181,内部结构如图,1-2,所示，由,4,位加法器和快速进位链组成。图中采用妇罗基表示。,A,3-0,和,B,3-0,为数据输入端，,F,3-0,为数据输出端。,7,图,1-2 74LS181,逻辑结构,8,2.,外部引脚,外部引脚示意如图,1-3,所示,2.,外部引脚,外部引脚示意如图,1-3,所示,9,3.74LS181,功能,74LS181,有,16,种功能，由引脚,S,3,S,2,S,1,S,0,选择，如表,1-1,所示。,表,1-1 74LS181,算术逻辑运算功能表,10,第,2,章 实验,实验一 运算器,实验二 进位控制实验,实验三 移位运算,实验四 存储器读,/,写实验,11,实验一 运算器,一、实验目的,1.,了解简单运算器的数据传送通路；,2.,验证运算器功能发生器（,74LS181,）的组合功能；,二、实验设备,TDN-CM*,计算机组成原理实验系统一台，排线若干。,三、实验内容,1.,实验原理,实验中所用运算器数据通路如图,2-1,所示。,12,13,其中运算器由两片,74LS181,并,/,串联构成,8,位运算器,ALU,。其输出经三态门（,74LS245,）与数据总线连接。运算器的两个数据输入端分别由两个锁存器（,74LS373,）锁存，锁存器连至数据总线。数据开关（,INPUT DEVICE,）用来给出参与运算的数据，并经过三态门（,74LS245,）和数据总线连接。数据显示灯（,BUS UNIT,）和数据总线连接，用来显示总线上传送的数据。,14,图中将用户需要连接的控制信号用圆圈标示，其中除了,T4,是脉冲信号之外，其它均为电平信号。实验电路中的时序信号均已连接至（,W/R UNIT,）的相应信号输入输出端。因此，实验时只需将（,W/R UNIT,）,T4,连接至（,STATE UNIT,）的微动开关,KK2,的输出端，按动微动开关，即可得到实验所需的单脉冲。,S3,、,S2,、,S1,、,S0,、,Cn,、,M,、,LDDR1,、,LDDR2,、,ALU-B,、,SW-B,各控制电平用于（,SWITCH UNIT,）实验中的开关模拟。其中,Cn,、,ALU-B,、,SW-B,为低电平有效，,LDDR1,、,LDDR2,为高电平有效。,15,2.,实验步骤,（,1,）按图,2-2,连线，检查无误后接通电源。,W/R,16,（,2,）用二进制开关分别向,DR1,和,DR2,寄存器置数，操作步骤图示如下：,验证,DR1,和,DR2,中存放的数据是否正确，操作是：关闭数据输入三态门（,SW-B=1,），打开,ALU,输出三态门（,ALU-B=0,）。当置,S3,、,S2,、,S1,、,S0,、,M,为,11111,时，总线指示灯显示,DR1,中的数据，,S3,、,S2,、,S1,、,S0,、,M,为,10101,时，显示,DR2,中的数据。,17,（,3,）验证,74LS181,的算术运算和逻辑运算功能（正逻辑）,在给定,DR1=65H,、,DR2=A7H,的情况下，改变运算器的功能设置，观察运算器的输出，填入下表,1-1,中，并与理论分析值进行比较验证。,18,3.74LS181,功能,74LS181,有,16,种功能，由引脚,S,3,S,2,S,1,S,0,选择，如表,1-1,所示。,表,1-1 74LS181,算术逻辑运算功能表,19,四、实验报告要求,（,1,）实验名称；,（,2,）使用设备；,（,3,）电路（程序）设计，并分析电路功能；,（,4,）实验结果；,（,5,）体会或意见。,20,实验二 进位控制实验,一、实验目的,1.,验证带进位的算术运算发生器的功能。,2.,按指定数据完成几种指定的算术运算。,二、实验设备,TDN-CM*,计算机组成原理实验系统一台，排线若干。,三、实验内容,1.,实验原理,带进位控制运算器的实验原理图如图,2-3,所示。,21,22,在实验一的基础上增加进位控制。其中,74LS181,的进位进入,74LS74,锁存器，由,T4,和,AR,信号控制写入。,T4,是脉冲信号，连接到（,STATE UNIT,）的微动开关,KK2,上，,AR,是电平信号，低电平有效，用于实现带进位控制实验，而脉冲信号,T4,是将本次运算的进位锁存到进位锁存器中。,2.,实验步骤,（,1,）按照图,2-4,连接线路，检查无误后接通电源。,23,24,（,2,）用二进制数码开关向寄存器,DR1,和,DR2,置数，方法如下：关闭,ALU,输出三态门（,ALU-B=1,），开启输入三态门（,SW-B=0,），设置数据开关。例如向,DR1,存入,01010101,，,DR2,存入,10101010,，操作如下,：,25,（,3,）进位标志清零，操作如下：,S,3,S,2,S,1,S,0,M,的状态置为,00000,，,AR,置为,0,，（清零时寄存器,DR,1,中的数应不等于,FF,），按微动开关,KK,2,。,注：进位标志灯,CY,亮时表示进位标志为“,0”,，无进位；标志指示灯,CY,灭时，表示进位标志位“,1”,，有进位。,（,4,）验证带进位运算及进位锁存功能。使,Cn,=1,，,AR=0,来进行带进位算术运算。例如做加法运算，首先向,DR,1,、,DR,2,置数，然后使,ALU-B=0,，,S,3,S,2,S,1,S,0,M,状态为,10010,，此时数据总线上显示的数据为,DR,1,加,DR,2,加当前进位标志。该运算结果是否有进位，需按动微动开关,KK,2,，若进位标志指示灯亮，表示无进位，反之，有进位。,26,四、实验报告要求,（,1,）实验名称；,（,2,）使用设备；,（,3,）电路（程序）设计，并分析电路功能；,（,4,）实验结果；,（,5,）体会或意见。,33,27,实验三 移位运算,一、实验目的,体验移位的作用和涵义，验证移位控制的组合功能。,二、实验设备,TDN-CM*,计算机组成原理实验系统一台，排线若干。,三、实验内容,1.,实验原理,移位运算原理图如图,2-5,所示，使用一片,74LS299,作为移位发生器，其,8,输入输出端以排线方式与总线连接。信号,299-B,控制其使能端，,T4,为脉冲信号。实验时，将（,W/R UNIT,）中的,T4,接至（,STARE UNIT,）中的,KK2,单脉冲发生器，由,S1 S0 M,控制其功能状态，其功能列表如表,2-2,所示。,28,29,30,2.,实验步骤,（,1,）按照图,2-6,所示连接线路，检查无误后接通电源。,31,32,（,2,）移位操作：,置数，步骤如下：,移位。参照表,2-2,设置,S1 S0 M 299-B,的状态，按动微动开关，观察并记录移位结果。,四、实验报告,同实验一。,33,附加实验,34,实验四 存储器读,/,写实验,一、实验目的,熟悉静态随机存取存储器,RAM,的工作特性，验证其读,/,写过程。,二、实验设备,TDN-CM*,计算机组成原理实验系统一台，排线若干。,三、实验内容,1.,实验原理,35,静态随机存取存储器原理图如图,2-7,所示，由一片,6116,（,2K8,）构成，其数据线接至数据总线，地址线接至地址锁存器（,74LS273,）的输出端。地址指示灯,AD0AD7,与地址线连接，显示地址内容。数据开关经三态门（,74LS245,）接至数据总线，分别给出地址和数据。由于地址寄存器的,8,位地址线与,6116,的低,8,位地址线,A7A0,连接，,6116,的高,3,位地址,A10-A8,接地，因此实际容量只有,256B,。,6116,有,3,条控制信号线,CE,、,OE,和,WE,。,其中,CE,是片选信号线，低电平有效，,CE=0,时芯片选中；,OE,是读信号线，低电平有效，,OE=0,时进行读操作；,WE,是写信号线，低电平有效，,WE=0,时进行写操作。,36,本实验中，,OE,常接地，,WE,信号经与非门输入。因此,CE=0,且,WE=0,时进行读操作；,CE=0,且,WE=1,时进行写操作。写入时间与,T3,脉冲宽度一致。,实验时，,T3,接至实验板上时序电路模块的,TS3,相应插孔中，脉冲宽度可调，其它电平控制信号由（,SWITCH UNIT,）单元的相应开关模拟。其中,SW-B,为低电平有效，,LDAR,为高电平有效。本实验中，,OE,常接地，,WE,信号经与非门输入。因此,CE=0,且,WE=0,时进行读操作；,CE=0,且,WE=1,时进行写操作。写入时间与,T3,脉冲宽度一致。,37,2.,实验步骤,（,1,）产生时钟脉冲信号,T3,，其接线与操作如下：,检查线路，无误后接通电源。,可用示波器检查脉冲信号输出孔,H24,，通过电位器,W1,调节脉冲信号的宽度。,将时序电路模块中的,与,H23,排针连接。,在时序电路模块中有两个二进制开关“,STOP”,和“,STEP”,。将开关“,