FPGA开发流程介绍及实例讲解glw

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,基于,FPGA,的电路设计,主要内容,FPGA,的开发流程,设计输入,仿真,综合,布线布局,烧写,开发实例,编码器输出信号滤波,编码器输出信号辨向、计数,计数结果的数码管扫描显示,什么是,FPGA/CPLD?,PLD,Programmable Logic Device,可编程逻辑器件,CPLD/FPGA,Complex Programmable Logic Device,复杂可编程逻辑器件,Field Programmable Gate Array,现场可编程门阵列,什么是,FPGA/CPLD,？,FPGA,的内部结构,篮色：逻辑阵列块,红色：连线资源,黄色：输入输出控制块,单片机与,FPGA,有何区别？,在功能上，单片机与,FPGA,有很强的互补性,单片机是程序流程控制。具有性能价格比高、功能灵活、易于人机对话以及良好的,数据处理,等特点,FPGA,是时序逻辑控制。,FPGA,具有,高速、高可靠性,以及开发便捷、规范等优点。,对于复杂的设计任务，需将,FPGA,与单片机有机地结合在一起,单片机负责键控、显示、,计算、通信,、简单控制和,系统协调,。,FPGA,负责,高速、高精度和高稳定性,等指标的实现。,也就是说，由单片机负责,功能上,的设计，,FPGA,负责,指标上,的设计。,VHDL,是什么？,V,H I S C,（,Very High Speed Integrated Circuit,）,H,ardware,D,escription,L,anguage,VHDL:,甚高速集成电路硬件描述语言,FPGA,开发环境介绍,ACTEL,公司,Libero IDE,ALTERA,公司,Max+plus II,Quartus II,XILINX,公司,Xilinx ISE,LATTICE,公司,ispLEVER,什么叫综合？,综合是软件描述与硬件实现的一座桥梁。,综合的功能：根据设计者在,EDA,平台上完成的针对某个系统项目而采用的,文本程序,(VHDL),或,原理图,，针对给定的硬件结构，进行编译、优化、转换和综合，最终获得,电路描述文件,。,综合的过程：将电路的,高级语言描述,转换成,低级,的，可与,FPGA/CPLD,基本结构相映射的,网表文件,。,滤波,实际输出波形分析：,实际输出脉冲波形所带的毛刺实际是一些相对于正常脉冲周期来说很窄的跳变，这些跳变的电平状态的持续时间很短,。,滤波原理,对任意输入的带毛刺信号，先检测该信号的跳变沿，然后用一高频时钟信号对它将要保持的电平状态进行计数。另外要设定一个毛刺的最大电平宽度，如认为宽度小于,1s,的信号为毛刺，如果用,8MHZ,的时钟信号计数,8,次，信号状态不改变，就认为它是有用信号，并将它锁存；否则为毛刺去掉。,滤波的具体实现,A,F,Z,B,F,Z,A,B O,C,CLK,CLR Q,F G,A,IN,OUT,ZCF,FCF,XZQQ,GNJSQ,b,c,clr,clk,Z,图,3 VHDL,程序模块结构连接图,滤波效果,辨向、计数原理,辨向的编程实现,仿真结果,THX,！,演讲完毕，谢谢观看！,