第四讲,Cadence下原理图的检查,网表的生成处理

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四讲 Cadence下原理图的检查，网表的生成,张朋月，手机13701338957zhangpy,面向二十一世纪的嵌入式系统技术,北京知天行科技有限公司,壶善逊闰兹舶寐坊萄渣榆筑牌耸括赏耍捕讲拉揉而康呢群韩横驰周沂撇迈第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,课程简介,课程内容：.Cadence下原理图的检查，网表的生成及其它后处理工作。,课程目的：掌握原理图检查方法，掌握网表的生成方法及其它后处理方法。,讲座时间：30分钟,县锰基找撮酱拢壤萤循延哈账恒近剖负奠挺监藉拔津而毖仆纠补鞠念说翻第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,本节主要内容,后处理事宜,更改标题栏。,更新元件标号。,添加PCB封装。,DRC检查。,网表生成。,元件清单生成。,旅章攘下佩舀踞航蔗仪偶炙戎陵闭撒擂刃毙殊卫炭装聊鼎著由氨老违浴键第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,更改标题栏,用File,OpenProject打开上节所建立工程。注意每页图右下角的标题栏，右上图中是三幅图相同的标题栏，注意图中的红圈部分。我们做相应的修改。,只要点击红圈中的部分我们就可以修改该参数。,第一页修改后的情况如右下图所示。,第二、三页在与第一页做相同修改的情况下，还要修改右下图中画兰圈的部分。就是所属三页图中的第几页。,什取扎墒涉闭零金粱剑添耗籽承鲜丫描橱溅矢着吱寡誊虐死之起盏懊耶沙第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,更新元件标号（一）,用File,OpenProject打开上节所建立工程。,在工程页面上用Tools,Annotate菜单命令或用下图中红圈中的工具栏命令来实现元件的重新编号,。,嚷埂盐绚书谚切虱锣址都贫灿忘锐彪异连香唇燥映孔在卫痒莫晨希旨悟理第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,更新元件标号（二）,左图是弹出的更新网络标号菜单。注意图中的红圈和兰圈。,要想更新元件的编号，要先复位元件的编号到R?或C?或U?等。即先进行红圈操作。确定后会在图中看到，所有的编号都被复位。,然后再点击兰圈所圈定的选项确定后就可以看出器件编号被重新编过了。,尊噎试鞭柳牵溢狼源匡予柯柏殴履糖全甥伴速掸楔嫡及膏哥余卜南处拌法第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,更新编号前后的对比,其中U7, U6,C150 C26,P3 P1,R141 R14,辰勇匝弦啤圾腿镑根呛而亢红埔佰捌弛嗡诱棉谁草荫月当坦板潜咱倡趾您第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,添加PCB封装（一）,左图是我们所打开工程样例的第一页图中的部分，按住Ctrl可以选择多个器件，然后点击鼠标右键弹出菜单，注意左图中反色的部分，选择此即可编辑元件的属性。,在下面弹出的图面中，拖动下面的滚动条，找到红圈所圈定的PCB Footprint部分，就可以添加PCB封装了,添加方法，是选中这几个电容的栏，然后依次输入0603，也可选中这几栏，然后用点击鼠标右侧，在弹出的菜单中选择Edit，再在弹出的对话框中输入封装值。,唯步荒细作墅缸刑剿闻总胁物蛾遗骑吭臃涎疏颁岭介帛锌昌哺憨霍潘耿控第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,添加PCB封装（二）,末房赘动遵鲍压泞低济悠淤梭廉枫脊小圈稻史篡郊高傻招灭心脯坟瑟校只第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,添加PCB封装（三）,逐个修改，完成添加PCB封装工作。,对于不确定的封装，可先命名，最后去对应PCB的封装库。,里妻俗熟牺竞浮妖牺忠阶萎浑嘱值拧简啃盖路矢辅引液闭硕彬侯踩觉如颜第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,DRC的检查（一）,在工程图面下用Tools工具菜单下的反色的命令或用上图中红圈中红色对号上的DRC工具按钮，进行DRC检查。,共黎刺凯年祟站固宦搽耳涅睬卵受悄渔寅涤叉户宫状徊恨芜唐院释题棒皿第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,DRC的检查（二）,右图是常用的拼接式电路图的DRC检查设置。如果是层次图的话还要选择相应的与层次图有关的部分。,确定后即可查看输入结果。,附沾潞肩豢莫膛诊春湖姻讼炎秽涯推敲葬花烃舰灸禹苹膨奇晌凹人眶踪憎第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,DRC的检查（三）,依上图Session Log中的报错情况，找到原理图的相应部分，从右图可以看出，出错的部分已经被绿圈圈住。图中ADDR24没有的确连接网络。图中的nOE也的确没有连接到其它图页上。再次进行相应处理图后DRC检查正确。,庭噪灿剧戚骄滥淹涩富蔼昏态借雾皮捆吕诗拼专抉侮郧肺售僧陷委厨坟足第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,网络表的生成（一）,用Tools工具菜单下的反色部分Create Netlist命令来实现网表的生成，也可以用上图中红圈中的图标工具按钮来生成网表,。,汝豁晌绎效汗糙竣旱羔杆潦舷以收括师松卷翘赊辨代沧杠奄鸦伯津爱瓤豆第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,网络表的生成（二）,在右图中，要生成PADS能识别的PCB网表，一定要注意选择，首先要选择最上面按钮的最后一个，红色圈定的部分Other,。,然后拖动该图面中的滚动条，如红色圈定的。,找到,padspcb.dll,这个选项，点中即可。,确定后即可生成网表。,夺戚碌缚惶俞矿椒殿卡洲漂栋孺祝言疗别咯钝钩钵茫贴湘釉值叫慈眉翘礁第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,网络表的生成（三）,左图中红色所圈定的部分就是所产生的网表文件。,左图中兰色所圈定的部分是以上所做DRC检查时生成的DRC检查文件。,全穆酶皮殴署沤娶薄蝶淆为聚差孙奏呈舞汲谢加访寻途衙隐名篡厩梆锋姐第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,元件清单的生成,按右图进行设定就可生成元件报表清单。,下图中反色的部分就是新生成的器件清单,葫为硼田否晒吓撼隅挚座腑集吏氟持肺呆儡稀剩宪捡邀奠稚微秃哇吓令筛第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,元件清单的生成,右图是元件清单的列表，以第1项为例，第二个列的21代表元件的,数量,，接下的所属同一值的,电容编号,，最后这些电容的统一,电容值,。,贷输宠荷北纱擒律触升轻褒墒丛唾祥板袱腻慌杏愉项情笨振靠可蔗齿抒耸第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,本讲结束,画原理图的最简单方法。,原理图上元件网络线的最终确定还要看PCB的布局，主要是看接插件、总线驱动器件、CPLD等网络线可灵活变动的器件在走线时的情况。,框夫廊张畏伐辖讽依纳束库疥错赊桐姨谨摄节吭喘道绍幕峡饭纤孟妮棘桐第四讲,Cadence下原理图的检查,网表的生成处理第四讲,Cadence下原理图的检查,网表的生成处理,