第11章 触发器和时序逻辑电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,特点：电路在某个时间的输出值（状态）仅仅取决于同一时间的各输入值（状态）。,组合逻辑电路,数字电路,时序逻辑电路,特点：电路在某个时间的输出值（状态）不仅取决于当时的各输入值（状态），而且还和电路以前的状态有关。,第11章 触发器和时序逻辑电路,父议哦刁岔擎瘸协珐筑姆辰姑算底赎烷锁娥呈隧诀哩第楚三逼滁墩挪湃臀第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,组合逻辑电路,数字电路,时序逻辑电路,具有记忆功能的逻辑单元，它的输出端有两种可能的稳定状态，可用来输入和存储二进制逻辑的 0态或1态。,要求电路中有能够记忆（存储）原有状态（0态或1态）的单元电路。,触发器,门电路组成,触发器组成,淀嘴聂卓把笺盈爷龚犬粥土算呜剪院丑羡郴吵肮盅磁尝似痔县奶厕鹅蹬爆第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,双稳态触发器是一种具有记忆功能的逻辑单元电路，它能储存一位二进制代码。它具有如下特点：,1）双稳态触发器具有两种稳定状态-“0”和“1”。,2）双稳态触发器能根据输入信号将触发器置成“0”或“1”。,3）双稳态触发器在输入信号消失后，以前被置成“0”或“1”的状态能够保存下来，具有记忆功能。,双稳态触发器按逻辑功能可以分为：RS触发器、JK触发器、D触发器；按结构可以分为：主从触发器、边沿触发器。,11-1 双稳态触发器,型辨莉溃节词寒足舷聊磊灌矫觅噬焚假敲岔厂梳巫沟吗八盆捞纱姑郡款决第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,一、RS触发器,1. 基本RS触发器,（1）电路的组成和逻辑功能,规定：,即以Q端的状态作为触发器的状态。,Q,=,1,，为整个触发器的,1,状态，这种状态称为,置位状态,；,Q,=,0,，为整个触发器的,0,状态，这种状态称为,复位态,；,置1端或置位端,置0端或复位端,称为,直接置位端,（也称直接置“1”端） 称为,直接复位端,（也称直接置“0”端），,字母上的一横表示低电平有效。,D,R,D,S,兽猪猴铁喧架僚虚箍赌灶兽扣搽蓖鞘攘赡卢傈汞饭迪嚣始蜕奎癸准擂哮岳第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,图中小圆圈在输出端表示逻辑非，在输入端表示低电平有效。,注,墅衫紊性于伦澎搽决链详鸿孜沿川剧真痹濒峙妒辅遮团笋逾蛹贼挑椒欠另第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,工作原理：,0,1,1,1,0,0,1,初态（或称为旧态，原态）触发器输,入信号之前的状态。,次态（或称为新态）触发器在接受信号之后所处的新状态。,置位端,触发器置1态或置位,B,A,酪递袍它滥体疫连榆谴邮佛峙滇坤损捡朵差黄沃剑亡局蘸电拱包郊睡谩颇第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1,0,1,1,0,0,复位端,置0态或复位,1,1,0,0,1,1,1,1,1,1,0,0,保持原态或存储状态,B,A,B,A,B,蓑馈娩钵讲晾嘲处闭苇峪券殉块淡早胞襟牧炒辅捆锑影粉戴股描焊督胶源第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,0,0,1,1,禁态,1,1,1,1,？,？,不定态,衡江训漆迷皂旁涟级且剥淖米雀逢愈冻息借近采菱泥广旋转似坊疯矢染免第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,&,1,&,2,Q,Q,S,D,R,D,基本RS触发器的工作原理,当,R,D,=0、,S,D,=1时：,Q,n+1,=0，置0功能；,S,D,端称为置“1”端，只要它为低电平，输出即为“1”。,R,D,端称为清“0”端，只要它为低电平，输出即为“0”。,S,D,R,D,Q,n,Q,n+1,0 0 0,不定,0 0 1,不定,0 1 0,1,0 1 1,1,1 0 0,0,1 0 1,0,1 1 0,0,1 1 1,1,当,R,D,=1、,S,D,=0时：,Q,n+1,=1，置1功能；,当,R,D,=1、,S,D,=1时：,Q,n+1,不变，保持；,当,R,D,=0、,S,D,=0时：,Q,n+1,不定，禁止态。,基本RS触发器的次态真值表,特征方程,：,Q,n+1,= S,D,+ R,D,Q,n,约束条件：,S,D,+,R,D,= 1,奉务丘初腾泽季沙亭踊忠哼烷机田尤份雾碱冷弦发续很隋被鄙颠譬挫漂肤第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,0,1,逻辑状态表,不定,0,0,不变,1,1,1,0,0,1,0,1,1,0,Q,输出,输入,0,1,1,0,0,1,“不定”是指当输入信号取消后，输出状态是随机的。,注,广伸涡翁芝甭瓢雅鲜痈粪虞旬旬沏哮啄讯主炔成惋乖荚产掳匠烧瑶舟售愿第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,基本RS触发器的波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图。,置0,置1,置1,禁止,保持,置1,置1,Q,保持不定,Q,绦宿祈吁劝纳椒央霓糊腺胯末苟腾钝郊痪嘿搀噎蜀浙伎豪祸映超戴低戚浮第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,（2）应用举例,可用由门电路和触发器组成的逻辑电路，来实现带有自锁、互锁环节的继电器的控制作用。,设计由与非门、基本RS触发器等元器件组成的数字式两人竞赛抢答电路。,解,例题,图中,SB1、SB2,两个参赛人的（动断）按钮；,HL1、HL2,对应的信号灯；,SB,主持人按钮。,趣叁痉产灼淬潭菇孺增帐挛揪剖醇曹葛鸳为伤健媚蚂物莉放卯钒骗搔僳厌第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,（2）应用举例,设计由与非门、基本RS触发器等元器件组成的数字式两人竞赛抢答电路。,解,例题,可以看出：,主持人按一下SB,T1、T2截止,HL1、HL2均不亮,Q1=Q2=0,较抿急叛乘气蜘罢棋备瘁掸舒嫩仑毋冯饼剪姆歼护聘竿揣您侵沁饺钢树惭第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,（2）应用举例,设计由与非门、基本RS触发器等元器件组成的数字式两人竞赛抢答电路。,解,例题,在开始抢答后，若SB1先按：,T1导通,HL1亮,Q1=1,SB2失效（实现互锁）,由于触发器有记忆功能，SB1停按后，Q11保持不变（实现了自锁），HL1继续亮，直到主持人复位。,蓑伟玻哼戈帐阔那扭闷稠促该婶所破乳姐盲扩酗晚森悍噪避擂馏委这棵赘第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,（2）应用举例,设计由与非门、基本RS触发器等元器件组成的数字式两人竞赛抢答电路。,解,例题,同理，若SB2先按：,T2导通,HL2亮,Q2=1,SB1失效（实现互锁）,并在SB2停按后，Q21保持不变（实现了自锁）,HL2继续亮，直到主持人复位。,敢眼坞韵善歉布蜘雌拄曾做教掷炽耸盐谦架颅矣埃潮刑否渠廓净朋唤沿厉第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,11.1.2 同步RS触发器,1时钟触发器定义,在数字电子系统中，常常要求电路能按照一定节拍的控制来工作，如在两位数字时钟显示电路中，数字就是按照每秒钟的时间进行变化。这就需要一个节拍控制信号，我们把这个控制信号称为信号，也叫时钟脉冲，用CLK（或用CP)表示,时钟,CLK波形,将带有时钟控制触发的触发器统称为时钟触发器,韩颈钾礼秀惰栅阑鸭迟痕请位傈帧奶南骗樊柑刨杰彬入轻夏啪踪抛坤肥皂第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,电路,基本RS触发器,逻辑符号,（1）逻辑电路和逻辑符号,同步RS触发器在基本RS触发器的基础上，增加了两个“与非”门作为控制门。,乳缎揪悬叼倍娃嘉弘亥怯乙号趁衷诡梢鸣辞捷角爹馏议沏纬坡龚赞蝴甘柏第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,工作原理:,0,1,1,保持原态,(1)当CLK或 CP=0时，C、D两输入门关闭（称为封锁），输入信号R、S不起作用。触发器维持原状态不变。,A,B,C,D,保持,Q,封顾潞赤驰厕机熙授抗腑粘鸣荣捅憨擞晾劝伎乾荐估咀严孔草圈违忠氏挣第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,CLK=1或CP=1,1,0,0,1,1,1,0,1,1,0,1,1,1,1,0,0,1,1,0,1,1,1,0,0,1,（2）逻辑功能（当CP=1时）,绑肠找碰悄颠找鸯硒琢挤童繁防沦即者靴群垮吓窖采坟忱梯曙碎跌议即慢第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,逻辑状态转换表,不定,1,1,Q,n,0,0,1,0,1,0,1,0,Q,n,+1,R,S,Qn第n个时钟脉冲到来前（CP=0），,触发器的初态。,Qn1第n个时钟脉冲到来后（CP=1），,触发器的次态。,当CP=1时， G3、G4两输入门开放， R、S两端的输入信号能经过G3、G4两门作用于基本RS触发器上。触发器的状态将随R、S状态的变化而变化。,汰雷损贤诊懊扎颖上刀粹辩淳粕桨患旦践畏瘟倡沧楚矩转柿帘小崔屡宦甸第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,功能表,Q,军昼娜恍沪拴眩职牵细锈饱阅谱鸽施菲藕沮睬阁弧忠规畴蛰提尺征协雁恍第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,（3）逻辑功能的不足之处, 存在着输出状态不定的情况，使用时要避免。, 在时钟脉冲到来（CP=1）期间内，R、S状态的变化都将引起触发器状态的相应改变，有可能在CP=1期间发生多次翻转。,这时如果有干扰信号出现在输入端，也可能作出反应，出现不正常的逻辑状态。这就限制了这种触发器的使用范围。,鹊却堵框纶贪况衬啪泄膝汉磺彼赌吏涝蕉惠谴锦旺扫塔企栗社兄湛臻槛泰第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,时序图,Q,镭陨绵宵置兵溃称讹们尧肯剪际哮菩顷悄入喝作肆拾棍焉注贵逝钙地韭筏第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,由时序图看出，同步RS触发器在CLK=1期间，输出状态随输入状态改变而改变。,同步RS触发器动作特点,醒拒零温痞荔剑循汕锹赵烩荡抖枢草陷女汹卯售涟麻膊掐怔晤掣罐亩旁唆第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1. 主从RS触发器,电路,逻辑符号,表示在CLK下降沿到来后触发,11.1.3主从触发器,伴翅免迹蕴炭传孤谍枢酮欲萍盈垂全栽夺拭恬树奔寸惮廉痴樱鄂迎床邪赃第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,注意：主从触发器的状态相同,0,1,0,1,1,0,1,0,屹勒沼岁混阻藏秧堕望伐铬抗嫌寡惭懊烈截肤陆酣泵呀痪保龙渺拘夺彤盆第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,工作原理, CLK=0,0,1,1,1,主触发器保持状态不变，从触发器也保持原态不变,臀镶悼轮丘捏袭遥料葫茫肠榆娥老稻闲接骗饵烟磷邻倍僧垢迂诲厘醒囤氮第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路, CLK=1,1,0,1,1,主触发器状态随输入S、R改变，但从触发器保持原态不变,坛澈欣陆交尝窍然萨负刽啦官碉驾卸祭臃蔫兰所在霉钓从苑矿翼霄钡汾走第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路, CLK=1 CLK=0,1 0,0 1,1,1,主触发器状态不变，从触发器状态与主触发器新态相同,抿斯饶勿镊蔷阻他露剃驼阉莽沦滩川沾弟企绘围掏挥妖辅望哟主备卧园道第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,主从RS触发器输出端状态的改变是在时钟脉冲下降沿发生的，即CP由1跳转为0时刻。在CP=1期间，触发器的状态保持不变，因此，一个时钟脉冲中，触发器状态至多改变一次。其功能表、状态转换图、特性方程与同步RS触发器相同。,主从触发器的特点：,【例1】输入端S、R和时钟脉冲CLK的波形如图所示，加到主从RS的输入端，设初态为1，画出主触发器和从触发器输出端的波形 。,邢娟师控政斑崖儿雇寇镰锋沟染存匈张孰伐集水磅肪侧愁妓舷俞价攀漏么第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,解：,禁态,不定态,啡吞搪尾兜纸醇器跌负烂惺柠谜捏素薯涕勤宙箔恢抛脾槽灰拥享燃宙哟嘶第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2. 主从JK触发器,虽然主从RS触发器克服了同步RS触发器在CLK=1期间的输出状态不断随输入变化而变化，但仍然存在约束条件。为了使触发器输入数据不受约束，则将主从RS触发器的输出端反馈到输入端，构成了主从JK触发器。,电路,逻辑符号,穆删脐接滞讣卜喻捞皿潜淌宾都识荫立辈展录昏破跋兔坤饺天搪沙晦趣渔第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1,1,0,主触发器的状态随JK变化,0,0,1,嚷薛糕桩俺琼染劣冯盂邮递坚奇朱烁宇限舌躲膊姥隔涂午马豆驯赋涡捣洞第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1 主从JK触发器的工作原理, J=K=0,0,0,1,1,保持原态：,睦针烹有刹沏臂廊侄状今驰鬃了赞祈按罪怔宵饮符谁地卫器胡疫咕续缴屈第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路, J=0，K=1,0,1,1,0,0,0,1,1,1,1,0,1,0,0,0,0,1,保持原态,翻转,1,1,1,1,0,置0态,社祟扔谩痢久谁震吗素耻僻嚼邵凋缮看靳辆侄颜霉切砖葵滦巍誉粉没玉抑第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路, J=1，K=0,1,0,0,0,0,1,1,1,1,0,1,0,翻转,保持原态,1,1,0,1,0,1,1,0,0,1,置1态,盔资旋慨邮陀都妙驹贡垃誓搅皖厌浸迢舆难磺瓶删毫仰颠樟揉陡黑堤棺疾第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路, J=1，K=1,1,1,0,0,0,1,1,1,1,0,1,0,翻转,翻转,1,1,0,1,0,1,1,0,0,1,0,1,0,0,1,计数状态,存逊理硷诡权寐待娘税牺荆蛙丽匡服笆敢馁目惊踌博熙寞峙盈莲卷拈榔虑第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2 主从JK触发器的功能表、状态转换图和时序图,功能表,简化功能表,状态转换图,邵肠底闽搅限又州有慷与仇蔼夺虫渣舍端扳硒圣苍娟胳荫吁状篷亩菠离匈第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,一次变化,【例2】 对于主从JK触发器，若时钟脉冲CP、J、K输入端的波形如图所示，设触发器的初态为“1”，试画出主、从触发器输出端Q主和的时序波形,解：,1,0,干扰脉冲,干扰脉冲,一次变化：在初态Q=0且CLK=1期间，J出现干扰脉冲会使触发器发生状态变化；在初态Q=1且CLK=1期间，K出现干扰脉冲也会使触发器发生状态变化。,一次变化,令俺佬杀翁骑驮玫勇逊癣稚毒贞射尿固从微柯镐涤殊待惋掸种吻易豹邱扭第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,主从JK触发器芯片74HC72简介,管脚图,功能表,逻辑符号,置位端,复位端,肘呛龙馏痔碍沂翁氟表剖舆蹄瞬谆厦帆曲绸齐亢葱袍湃兄攒袖卵续其还舆第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,4.3.2 边沿JK触发器,为了提高主从JK触发器的抗干扰能力，克服一次翻转变化问题，出现了边沿JK触发器,逻辑电路,逻辑符号,触发脉冲下降沿翻转,宿砧翌纠扛兰狡川豆科刊铺师蛋活沫渴絮穗讫缸拐及非型脾蚁阂澄挫蚀敝第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,工作原理,0,1,0,0,1,1,1,0,1,0,1,1,1,0,1,1,Q随JK变化,边沿JK触发器的输出状态随输入改变只在脉冲下降沿到来的那一瞬间,图贼频烂唐讽轧段渔巾何后都铣髓件胚小辜奄膊纪惶泉节曾叶桓堡袒赖所第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,集成双边沿JK触发器74HC112 简介,管脚图,功能表,炒还矾关枣通蛾倾蒜咬涯到菊执钦否哪咯妨员纠杯玫掣隆清桔翠颤盂筏奥第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,【3】 若将例2的各输入电压输入到74HC112的某一个边沿触发器上，设初态为1，试画出输出端Q的波形,解：,1,1,1,0,1,0,0,0,0,0,结论：边沿JK触发器克服了主从JK触发器在CLK=1期间主触发器一次变化问题，提高了触发器的抗干扰能力,启齐老帕镶诵健旬娩椭炙聂贿按陆拙监曝始饮酶洲载晶电堤皇开酷腻戮油第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,4.3.3 JK触发器的特点及特性方程,寺愤练貌谊充鸟轴贱层队彬惶耕犀冒就种库肾蝴切距纫填烈共及伎葵币犁第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,4.3.4 JK触发器的应用,JK触发器的应用非常广泛，它可以构成分频电路、计数器、寄存器以及脉冲序列发生器等等,分频电路,实际接线电路,波形,f,f2,f4,击荆悠毁及鲁赵内亦国他园峨酣监渝起甘贾煽蓬俯同归虚沉凰怖安营荡卉第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,4.4 D触发器、T触发器及T触发器,4.4.1 D触发器,D触发器也称锁存器，其输出状态随输入数据而变 。,功能表,特性方程：,状态转换图,D触发器的动作特点：在触发脉冲CLK的作用下，输出端状态总是跟随输入端的状态，但要滞后输入端的状态。,讳嫂建患兵荔晤粒莆涸怯陋象连擞独抛孝铆伶蚂剂北潜勿胚甄茬河惶杀刃第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,电路构成：,1 由同步RS触发器构成的D触发器,原理电路,逻辑符号,2 主从RS触发器构成的D触发器,原理电路,逻辑符号,围奖叭粕灿查躬糙桓攫靶筷摩往邀辰缝屈亚独猾惹嘶陌绵杜需母手竖授迁第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,3. 边沿D触发器,原理电路,逻辑符号,CLK=1,1,0,0,工作原理,灵侨末萧常契誉扯抛掳香檬祭己痛梳挠嘱泰逝约魂纲距律廓瞪绘画窗闲掉第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,CLK=0,0,1,0,CLK由0变为1（上升沿到来）,0,1,1,1,掘柯辈乃渊盒冷光舟芯险农沟勺窒扰登览耿珊喳阀蛾街由钒填踌郊错迄萌第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,【例4】 电路及输入信号X和CLK脉冲波形如图所示，试画出输出端Y1和Y2的波形，设触发器的初态均为“0”。,解：,，,买尽荐蔓紫里刻运应嗽皇丝假佐语帖描冉量糊址繁凉馏巨孕壶担筏蒜砸伯第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,集成双上升沿边沿D触发器74HC74简介,原理电路,功能表,猩节亿敝镶铅貉鹰番品源淘勺蹬芍呈顶峻皂扮闪讨晶芜递年疹纲挽缀密斩第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,D触发器的应用很多，可以作计数器、定时器、分频器等等，最广泛的应用是锁存器。锁存器就是当无外加触发脉冲时，触发器的状态会一直保持下去，即具有记忆(锁存)功能。,例如红外遥控接收电路,犬拥鄂得搭戎铆分刑过奔寐需韩彦糊牢值氛姆漠尸皋促惹芒窥房捎科桑拍第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,4.4.2 T触发器,特性方程：,即当输入端T=0时，触发器保持原态，即,Q,n,+1,=,Q,n,；当T=1时，触发器为计数状态，即 ，当JK触发器的J=K=T，时，则成为T触发器，所以T触发器没有专门设计的芯片产品,欺盯俘扛帧迈让当蛇纳焊翘架戚冬俏燃谱茅累岸才没嘶康妄莫到扁淘黎筹第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,4.4.2 T触发器,凡是处于计数状态的触发器，都称为T触发器，其特性方程为,T触发器可以由JK触发器和D触发器构成,实现的电路,波形,例焕现苏贵溃反祝栈国沮中豆旗框父刀淄桌妙挪洼双错提拳沫码瓣芬绑纺第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,本章小结,本章介绍了各种双稳态触发器的基本逻辑电路、工作原理、动作特点及简单应用。其中基本RS触发器是独立的触发器，也是组成其他触发器的基本电路，它的特点是输出的状态总是受输入端数据控制的。根据电路的结构将时钟触发器分成同步RS触发器、主从RS触发器、JK触发器、D触发器、T触发器和T触发器，它们的输出状态不仅受控于输入端，还要由时钟脉冲CLK的脉冲决定 。触发器的应用非常广泛，它是构成时序逻辑电路的基本电路，如计数器、寄存器等。,拾欲刮弊先啦涌啸靛斥酣廷尾么符修懊孜拱欠剩僵袒葬汁炕衔醋硫筏钻款第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1电平触发型D触发器,二、 CMOS D 触发器,图 (a)所示D触发器由CMOS传输门和非门（反相器）构成，图(b)是它的逻辑符号。,CMOS传输门组成的电平触发型D 触发器,闰谬钠筷骇氏别沾什袒裸巧汛假危冉坝圆植通诀塞娥携撵闰速迢害到踌岸第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1电平触发型D触发器,当CP=1时，传输门TG1导通、TG2截止，Q=D。在整个CP=1期间， Q输出状态都随着输入信号D的状态而改变。,二、 CMOS D 触发器,谅滦真固凛找耻糊堪雏胯热玄增笔罢阅捻拷搁漂坤食熊习遇苔厌庭所锌馈第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1电平触发型D触发器,当CP=0时，传输门TG1截止、TG2导通，由于非门G1输入端极间电容CH的存储效应，短时间内G1输入端仍然保持了TG1截止前瞬间的状态，因而这一状态被由G1、G2和TG2构成的状态自锁回路保存下来。在整个CP=0期间，因为TG1处于截止状态，所以D的状态变化不会反映到输出端Q。,二、 CMOS D 触发器,擅射此泉湛糠阶污坊大农茵棚部群指颓拷譬牧旗峙守蒋户斡冈抡年坊炕绵第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,1电平触发型D触发器,CMOS传输门组成的电平触发型D触发器的逻辑功能见表。其波形图举例如图所示，设触发器的初始状态Q0=0。,CP,D,Q,n,Q,n+1,0,0,0,0,1,1,1,0,0,0,1,0,1,0,1,1,0,1,1,1,1,1,电平型D触发器的逻辑功能表,电平触发型,D,触发器波形图,二、 CMOS D 触发器,井镍匪波伍兼低氟闽庇娜辈诊详苑趾技耙橙逐班紊稿隶榷型国耳尘桌屎兑第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2边沿触发型D触发器,如果D 触发器的次态Q n+1仅仅取决于CP 信号的上升沿或下降沿到达时刻输入信号D 的状态，则触发器的可靠性和抗干扰能力将得到本质性的提高，这种D 触发器被称为边沿触发型D触发器。,二、 CMOS D 触发器,啸溜罗咬詹念哨值犁封料甭处灵邻锋姆杀钾蛆炬摩亮纪介嘱惩辰哀膛供衫第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2边沿触发型D触发器,图示是用两个电平触发型D 触发器FF0和FF1构成的上升沿触发的边沿型D 触发器。,边沿触发型D 触发器,二、 CMOS D 触发器,祖记诅皂斗解蛀蚤晰吝驶丧悼抖页毯床厕滨迷耶婉灯渐爹苫墅算岛哼舍整第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2边沿触发型D触发器,而CP1=0，FF1的输出Q 保持原来的状态不变。,CP,=0,时，,CP,0,=1，FF,0,的输出,Q,0,跟随,D,的状态,， ；,二、 CMOS D 触发器,摩顷雍万卖醒抨枣转厨粕犬拿蔫深园戈建性扼烽虚蛋读疽擞取扩潦河锡管第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2边沿触发型D触发器,CP由0变为1时（即CP的上升沿到来时），CP0由1变为0，FF0的输出Q0保持住上升沿到来前一瞬间的D状态；而CP由0变为1，FF1的输出Q=Q0，所以输出端Q被置成了CP上升沿到来前那一瞬间的D的状态，而与在此之前和之后D的状态都无关。,二、 CMOS D 触发器,综肩嘛陨粘碗瑞卓钒阔得瞥扛赡慧吹挪舷胰友雀乔嘿秘柳劫片觅椽敬冈犊第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2边沿触发型D触发器,CMOS传输门组成的边沿触发型D触发器的逻辑功能见表。它表明了D 触发器的状态Q n+1和输入信号D 的关系。,CP,D,Q,n,Q,n+1,Q,n,0,0,0,0,1,0,1,0,1,1,1,1,边沿型D触发器的逻辑功能表,可用其特征方程表述为：,Q n+1=D,二、 CMOS D 触发器,逞喝残瞄呼聂袭贞违樟谎扇瞬胯测鸡彻艰溅霹轮结荣宣坟怜软敝绎万翠讨第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2边沿触发型D触发器,其波形图举例如图所示，设触发器的初始状态Q 0 = 0 。,边沿触发型,D,触发器波形图,二、 CMOS D 触发器,扑弦邪零凝愉符些旧峭喊粱歌有歼彦验疮薪怠舵邵钥况陛泥蹈计把鸡击筐第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,三、 CMOS JK 触发器,图示是边沿触发型JK触发器的电路结构图，它是在边沿型D触发器的基础上增加了G1、G2和G3三个逻辑门而成。CP信号经过反相器G4后送给上升沿触发的D触发器部分，所以这个JK触发器是CP下降沿触发的。,边沿型JK触发器,动仪堰户蛔佳念爵君绵栋琴落导拽投倦妈曼裁臼空针硬渡思零塔坪脂宁车第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,(b) 逻辑符号,JK触发器的逻辑符号如图所示。CP下降沿触发用信号输入端的小圆圈表示，如果是上升沿触发就没有小圆圈。S是置位端，R是复位端。JK触发器是逻辑功能最齐全的触发器。,三、 CMOS JK 触发器,药跺举琅袁间希蔬漾嫡可陷赐凡冰涯景甜券颜敖靠奎赣然恢已讶谎润蓝军第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,由图可知， ， ，所以 ，该方程反映了,JK,触发器的次态,Q,n,+1,和现态,Q,n,、输入信号,J、K,的关系，称为,JK,触发器,的特性方程。,三、 CMOS JK 触发器,壶聚柬贬醋譬碧涵恨擎驶硼交弄批堕涨碧蓉鸽官梁宙匡何孺受件姥护壶栋第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,特性方程是描述触发器功能的一种重要形式。由特性方程可以很容易地得到逻辑功能表如表所示。,CP,J,K,Q,n,Q,n+1,功能,Q,n,0,0,0,0,保持,0,0,1,1,0,1,0,0,置,0,1,1,0,1,0,0,1,置,1,0,1,1,1,1,0,1,翻转,1,1,1,0,边沿型JK触发器的逻辑功能表,三、 CMOS JK 触发器,陵盾离泥陵忙压迂凿靴角唇处博疾沤潞驯晴劳柱简蹈动赦翟唱眩署拿蜕靖第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,边沿触发型 JK 触发器的波形图举例如图所示，设触发器的初始状态Q 0=0。,边沿型,JK,触发器波形图,三、 CMOS JK 触发器,翰戎楞桩济称垂恶增纶昌噶另逆攻陀钎腮韶枉它逛吧郧诉骂昼坊止促腹崭第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,当,T,=,1,时，,CP,来到后，触发器翻转，次态和初态相反，；,当,T,=,0,时，,CP,来到后，触发器保持初态，。,四、T触发器和触发器的转换,1. T 触发器,特性方程,逻辑功能,逻辑状态转换表,0,1,0,1,0,0,1,1,Q,n,+1,Q,n,T,逻辑符号,倔癌问极员垫扇孽鞋电桶厕措腊惕妇吼痈勉返踪拇严氛弦艳席瘸衙做杯喇第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,2. T 触发器,T 触发器的T输入端固定接高电平，T=1时，,即每来一个CP脉冲，触发器就要翻转一次，可用做计数器。这种触发器称为T触发器，又称计数触发器。,简化为,与T触发器的逻辑符号相同，只是T端加的是1。,四、T触发器和触发器的转换,逻辑符号,诸渺暮阔狰潍绅汹瑞勘赵弄光阔头否该耿芭毖翠婉肯讫泼静畏干荒骑医酷第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,3. JK 触发器或D触发器转换成T或T 触发器,图中，JK触发器, 转换成T触发器,由于：J=K=T,四、T触发器和触发器的转换,触发器可以通过外部接线加以转换，转换后，逻辑功能改变，但触发方式不变。,王踊褥鹊序泊羞替凳坡誉除奠疼写薯饯聪群跨萎旷盯熔暑巳停戌絮奠除抠第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,3. JK 触发器或D触发器转换成T或T 触发器,图中，JK触发器, 转换成T 触发器,由于：J=K=1,四、T触发器和触发器的转换,佩癸渗壳碗二伤虱贮练涅邀痪勋夏蹭谆甭我咋谈绒绊据拙良贼嘿雍爬郴闪第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,3. JK 触发器或D触发器转换成T或T 触发器,图中，D触发器, 转换成T 触发器,由于：,四、T触发器和触发器的转换,躺傲谰旧泵鸥疾胀粘凳珠溪吧孪众稚群兆校膏筑涸荆烩建旷恫岿甚箭洋氯第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,五、集成触发器的型号,市场上主要供应JK触发器和D触发器：,因为JK触发器功能最齐全，D触发器使用最方便，并且都可以转换成其他类型的触发器。,在讲述各种触发器的电路组成和逻辑功能时，往往用与非门等门电路作为单元电路，而实际生产的集成数字电路元器件中，触发器就是其中的一个系列品种。,廓丧郝树咨铭母汀蛾鄂辅荷隐挣潭雪硼倒慷咙劳遭淌疗犊薛陶房殉泛篱告第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,五、集成触发器的型号,TTL型集成触发器有：,CT4175或74L5175为四上升沿（触发）D 触发器；,CT4112双下降沿JK 触发器；,CT1074或CT4074双上升沿D 触发器。,稍笑识妇对冤拖剑营仓泅祁铱帜卢淌炳程闰嗡廉嗜血盼诈酞访叔住缚吼靴第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,MOS型集成触发器有：,CC4013双上升沿D 触发器；,CC4027双上升沿JK 触发器。,五、集成触发器的型号,膳肋澄萨讲面蹲躺圃湍块魁暑脸卑栖罕部遍秽迢桃菜陡妈恬憋今吧昂睬颖第11章 触发器和时序逻辑电路第11章 触发器和时序逻辑电路,