数字电子技术 第四章 组合逻辑电路(1)cqlq

4.1,概述,第四章 组合逻辑电路,、数字电路种类：,逻辑电路根据输出信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。,2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。,从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。,组合电路有两类问题：,1.,给定电路，分析其功能。,2,.根据要求，设计电路。,组合电路的一般电路结构如右图所示。可用如下表达式表示：,3、电路结构框图,1）电路由,逻辑门,构成，,不含记忆元件,2）输出,无反馈,到输入的回路（,不含反馈元件）所以,输出与电路,原来状态无关,4、特点：,某一时刻电路的输出状态,不仅取决于,该时刻电路的输入信号,还与,该电路在此输入信号之前所具有的状态,有关,。,时序电路（以后祥细讨论）,4.2.1,组合电路的分析方法,1、由已知的逻辑图，写出相应的逻辑函数式；,2、对函数式进行化简；,3、根据化简后的函数式列真值表；,4、找出其逻辑功能；,5、评价与改进。（,评价给定的逻辑电路是否经济、合理。,）,给定组合,逻辑电路,输出函数,表达式,列出真值表,功能描述,评价与改,进,简化函数表达式,设计步骤用框图表示如下：,4.2组合逻辑电路的分析方法与设计方法,一、分析步骤：,二、分析实例：,分析下图4,-,1,-,1的逻辑功能。,A B C,i,0 0 0 0,1 0 0 1,2 0 1 0,3 0 1 1,4 1 0 0,5 1 0 1,6 1 1 0,7 1 1 1,真值表,【例4.1】,C,O,0,0,0,1,0,1,1,1,00111100,01101001,S,01101001,00010100,00000011,00010111,逻辑功能：,一位二进制加法器。,A为被加数，B为加数，C,i,为低位的进位数。,S为本位之和，C,O,是本位向高位的进位数。,全加器,111,AB C,i,+,1,1,S,C,O,C,i,C,O,A,i,B,i,C,i,Ci+1 S,i,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0,0 1,0 1,1 0,0 1,1 0,1 0,1 1,三个输入变量,A,i,、,B,i,、,C,i，,实现了,A,i,、,B,i,、,C,i,三个一位二进制数的加法运算功能，这种电路称为,一位全加器,。其中，,A,i,、,B,i,分别为两个一位二进制数相加的被加数、加数，,C,i,为低位向本位的进位，,S,i,为本位和，,C,i+1,是本位向高位的进位。一位全加器的符号如图所示。,A,i,B,i,C,i,+1,S,i,0 0,0 1,1 0,1 1,0 0,0 1,0 1,1 0,【例4.2】,分析下图的逻辑功能。,不考虑低位来的进位，即,C,i,=0，则这样的电路称为半加器,半加器的符号,逻辑电路表达式,真值表,逻辑功能,考虑问题：如何用半加器构成全加器？,例4.3 分析图所示电路的逻辑功能。,输出表达式：,B,3,B,2,B,1,B,0,F,3,F,2,F,1,F,0,0 0 0 00 0 0 0,0 0 0 1 0 0 0 1,0 0 1 0 0 0 1 1,0 0 1 1 0 0 1 0,0 1 0 0 0 1 1 0,0 1 0 1 0 1 1 1,0 1 1 0 0 1 0 1,0 1 1 1 0 1 0 0,1 0 0 0 1 1 0 0,1 0 0 1 1 1 0 1,1 0 1 0 1 1 1 1,1 0 1 1 1 1 1 0,1 1 0 0 1 0 1 0,1 1 0 1 1 0 1 1,1 1 1 0 1 0 0 1,1 1 1 1 1 0 0 0,自然二进制码,格雷码,真值表,电路功能：代码转换器，它将四位二进制代码转换为四位格雷码。,4.4 分析图电路的逻辑功能,功能:一位二进制全加器,例4.5 分析图所示电路的逻辑功能。,F输出表达式：,M=0,M=1,B,G,G,B,4.2.2组合逻辑电路的设计,1、,.对给出的逻辑设计问题，进行逻辑抽象。,即从逻辑的角度来描述设计问题的因果关系，再根据因果关系确定输入变量和输出变量，依据变量的状态进行逻辑赋值，确定哪种状态用逻辑“0”表示，哪种状态用逻辑“1”表示，最后列出真值表。,2、根据真值表，写出设计问题的逻辑函数表达式。,3、.选定器件类型用SSI逻辑门实现组合逻辑设计时，化简逻辑函数表达式，得到最简的逻辑函数表达式，并变换成与器件种类相适应的形式；用MSI集成组件实现组合逻辑设计时，应该把逻辑函数表达式变换成与所用器件的逻辑函数式相同或类似的形式，并用最少的器件和最简单的连线构成电路。,4、按题目要求列最简与或、或适当形式的逻辑函数表达式，画出逻辑电路图。,一、组合电路的设计步骤,：,逻辑抽象的主要工作,1、分析事件的因果关系，确定输入变量和输出变量。,2、定义逻辑状态的含义。（,哪种状态用逻辑“0”表示，哪种状态用逻辑“1”表示。,）,3、根据给定的因果关系列出真值表。,（一）、单输出组合逻辑电路的设计,单输出组合逻辑电路就是电路只有一个输出。,例4.6用“与非”门设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成。任何时刻必须有一盏灯亮，而且只允许有一盏灯亮。当出现其它点亮状态时，电路发生故障，这时要求发出故障信号，以提示维护人员去维修。,实际上就是交通灯故障监测逻辑电路的设计,设计可分为单输出与多输出电路的设计,二、组合逻辑电路的设计,逻辑式,化简,卡诺图,化简,画逻辑,电路图,写最简,逻辑式,实际上，是组合逻辑电路,分析,的逆过程,选定逻,辑器件,逻辑式,变换,根据题意列真值表,逻辑抽象,设计步骤用框图表示,用R、A、G表示红、黄、绿三盏灯三个逻辑变量），用函数Z表示故障信号。并约定，逻辑变量取值为1表示灯亮，取值为0表示灯灭；逻辑函数取值为1表示有故障，取值为0表示无故障。可用如下图表示：,1、根据给定的逻辑功能建立真值表。,单独亮,正常,其它情况,故障,R,A,G,R,A,G,R,A,G,R,A,G,R,A,G,R,A,G,R,A,G,R,A,G,红灯,R,黄灯,A,绿灯,G,按给定的逻辑功能，可列出该逻辑问题的真值表,R A G Z,0 0 0 1,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,列真值表,R,AG,0,00,01,1,11,10,RA,RG,1,1,1,1,1,AG,2、用卡诺图进行简化,3、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,4、,用与非门构成逻辑电路,Z,&,&,&,&,&,A,R,G,&,&,&,R,AG,0,00,01,1,11,10,1,1,1,1,1,0,0,0,5、,用与或非门构成逻辑电路,在卡诺图圈0，得到Z的反函数，再对反函数取反。,若要求用与或非门构成逻辑电路呢？,例4.7设计一个四位二进制偶校验的奇偶发生器和奇偶检测器,1、根据给定的逻辑功能建立真值表。,设偶校验发生器输入的四位二进制代码分别用A，B，C，D表示，输出的偶校验位用P 表示。则偶校验发生器的真值表如表所示。,2、由真值表写出逻辑函数表达式，并化简。,A B C D,F,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0,1,1,0,1,0,0,1,1,0,0,1,0,1,1,0,3、根据逻辑函数表达式画出逻辑电路图。,(a),=1,A,B,P,=1,C,D,=1,(b),=1,A,B,=1,C,D,=1,=1,P,F,(a)偶校验发生器逻辑图 (b)偶校验检测器逻辑图,偶校验发生器,能产生偶校验的校验位P，在偶校验发生器的基础上再增加一级“异或”门就可构成接收端的,偶校验检测器,，逻辑电路如图（b）所示。其中P为偶校验发生器的偶校验位，根据“异或”的性质，当输出F为0，说明数据传输正确，为1时说明数据传输有误。,A B C D,F,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,0,1,0,0,1,1,0,0,0,1,0,1,1,1,1,例4.8设计一个组合逻辑电路，用来判别献血者与受血者血型是否相容。血型相容规则如表所示，表中“”表示献血者与受血者血型相容。,表 相容关系表,受血,献血,A,B,AB,O,A,B,AB,O,血型,献血者,AB,受血者,CD,A,B,AB,O,00,01,10,11,00,01,10,11,解 第一步：根据给定的逻辑功能建立真值表。,根据题意，电路的输入变量为献血者的血型和受血者的血型。血型共四种，所以用两个变量的四种编码可进行区分。假设献血者的血型用A，B来表示，受血者的血型用C，D来表示，则血型编码如上表所示。电路输出用F表示，F=1表示血型相容，F=0表示不相容。,第三步：将逻辑函数表达式“最小项之和”的形式化简成最简的逻辑函数表达式。,作出函数Z的卡诺图如上图所示，用卡诺图化简得到函数的最简“与或”表达式为：,根据相容规则，得到电路的真值表。,第二步：根据真值表写出逻辑函数的“最小项之和”表达式。,由上表所示的真值表，可写出逻辑函数Z的“最小项之和”表达式为,二、多输出组合逻辑电路的设计,多输出组合逻辑电路的设计，与单输出组合逻辑电路的设计方法和步骤基本相同。设计的关键是要把多输出看成一个整体，进行逻辑抽象时应从整体功能出发考虑输入和输出的逻辑关系；进行逻辑化简时，充分利用各输出函数之间的关系，找出其“共享”部分，力求整体最简。,3：根据逻辑函数表达式画出逻辑电路图(略)。,在一些具体的逻辑函数中,对输入变量的某些组合(最小项)取值加以限制条件称为,约束条件,.记为:,一般地,将,约束条件,中恒等于0的最小项称为,约束项,.,C,B,A,设计一逻辑电路,用水箱中A,B,C三个水位检测器控制大小两个水泵,M,L,和,M,S,的启 停工作状态.检测器露出水面,给出高电平,否则低电平.水位超过C两个水泵停;水位再BC之间MS单独工作;水位再AB之间ML单独工作;水位低于A两个水泵同时工作,.,例4.9,A B C,M,S,M,L,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,制约关系,不 可 能,不 可 能,不 可 能,不 可 能,可 能,可 能,可 能,可 能,这些不可能出现的最小项的取值恒为0!,0 0,1 0,1 1,0 1,(约束条件),M,L,和,M,S,的取值与是否加上了约束项没有关系,因此约束项又是逻辑函数式中的,无关项.,具有无关项,的逻辑函数,d d d d d d,d d,A B C,M,S,M,L,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1,制约关系,不 可 能,不 可 能,不 可 能,不 可 能,可 能,可 能,可 能,可 能,0 0,1 0,1 1,0 1,(约束条件),M,L,和,M,S,的取值与是否加上了,约束项,没有关系,因此约束项又是逻辑函数式中的,无关项.,d d d d d d,d d,M,S,A,BC,00,01,11,10,0,1,d,d d d,M,L,A,BC,00,01,11,10,0,1,d,d d d,1,&,B,C,A,1,M,S,M,L,化简时无关项可视作,1,，也可视作,0,来应用。,借助无关项可将 方格圈至最大，圈数最少。,A B C D,F,0