第5章 存储器

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,学习要点,存储器的作用及分类,RAM,和,ROM,的基本结构及工作原理,CPU,与存储器的接口及应用,高速缓冲存储器及虚拟存储器,存储器系统的体系结构,第,5,章,存储器,1,第,5,章,5.1,存储器概述,5.1.1,存储器的作用,（,1,）存储程序和数据,（,2,）输入,/,输出设备可通过,DAM,方式与存储器直接交换数据,（,3,）存放共享数据,2,第,5,章,5.1.2,存储器的分类,1.,按存取方式分类,（,1,）随机存取存储器,（,2,）只读存储器,（,3,）顺序存取存储器,（,4,）直接存取存储器,（,5,）相联存储器,3,第,5,章,2.,按存储介质分类,（,1,）半导体存储器,（,2,）磁表面存储器,（,3,）光存储器,4,第,5,章,3.,按存储器在系统中的作用分类,（,1,）高速缓冲存储器,（,2,）主存储器,（,3,）辅助存储器,4.,按信息的可保存性分类,为易失性存储器,非易失性存储器。,5,第,5,章,5.2,半导体存储器,半导体存储器是目前微机系统最常用的存储器，具有存取速度快、集成度高、功耗低、价格便宜等特点，适于作为主存储器,。,5.2.1,半导体存储器的性能指标及分类方法,1.,半导体存储器的性能指标,（,1,）存储容量,半导体存储器的存储容量一般可表示为：,存储容量,=,存储器单元数,每单元二进制位数,换算关系为：,1KB=1024B,；,1MB=1024KB,1GB=1024MB,；,1TB=1024GB,6,第,5,章,（,2,）存取速度,用存取时间和存取周期来衡量。存取时间是指启动一次存储器操作到完成该操作所用的时间；存取周期是指连续两次独立的存储器操作之间的最小时间间隔。存取周期略大于存取时间，其差别与存储器的物理实现方法有关。,（,3,）可靠性,可靠性指存储器对电磁场及温度等变化的抗干扰性。半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。,7,第,5,章,（,4,）功耗,功耗指每个存储单元所消耗的功率，单位为,W,/,单元，或用每块芯片总功率来表示功率，单位为,mW,/,芯片。,（,5,）价格,存储器价格常用每位价格来衡量，设存储器容量为,S,，总价格为,C,，则每位价格为,P=S/C,。通常主存储器的价格较高，辅助存储器的价格则低得多。,8,第,5,章,2.,半导体存储器的分类,按器件原理分为双极型存储器和,MOS,型存储器；,按存取方式分为随机存取存储器,RAM,和只读存储器,ROM,；,按存储原理分为静态存储器（,SRAM,）和动态存储器（,DRAM,）；,按信息传送方式分为并行存储器和串行存储器。,近年来推出闪速存储器，特点是既具有,RAM,的易读易写、体积小、集成度高、速度快等优点，又具备,ROM,断电后信息不丢失等优点。,9,第,5,章,5.2.2,只读存储器（,ROM,）,ROM,只能读出不能写入，一般存放固定的系统程序，如监控程序、,BIOS,程序等，只要接通电源，这些程序就能自动地运行。,根据编程方式、存储单元结构和生产工艺的不同，,ROM,可分成掩膜只读存储器（,MROM,）、可编程只读存储器（,PROM,）、光可擦除可编程只读存储器（,EPROM,）和电可擦除可编程只读存储器（,E2PROM,）、闪速存储器等。,10,第,5,章,5.2.3,随机存取存储器（,RAM,）,RAM,可分为双极型和,MOS,型。在存取速度和价格上，双极型存储器比,MOS,型存储器高。,MOS,型存储器分为静态,MOS,存储器（,SRAM,）和动态,MOS,存储器（,DRAM,）。,SMOS,存储器采用双稳态触发器保存信息，只要不断电信息就不会丢失；,DMOS,存储器利用电容保存信息，使用时只有不断地给电容充电才能保持信息。,SRAM,的集成度较低，功耗也较大；,DRAM,的集成度较高，功耗低。,11,第,5,章,5.3,存储器与,CPU,的接口,5.3.1,存储器容量的扩展,双列直插式存储器芯片容量是有限的，一个存储体要由一定数量的芯片构成。根据存储器总容量和选定的存储芯片容量，可计算出总的芯片数，即：总片数,=,总容量,/,芯片容量。,如存储器总容量为,8KB,（,8K8,位），若选用,2114,（,1K4,位），需要的芯片数为：,（,8K8,位）,/,（,1K4,位）,=16,片,12,第,5,章,5.3.2,存储器的寻址,为保证,CPU,能正确寻址存储体中的所有存储单元，可通过地址译码实现片选，通常有以下三种方法。,（,1,）线选法,（,2,）全译码法,（,3,）局部译码法,13,第,5,章,5.4,高速缓冲存储器,高速缓冲存储器,Cache,是一种存储空间较小、存取速度很高的存储器，位于,CPU,和主存之间，存放,CPU,频繁使用的指令和数据。,Pentium,微处理器,Cache,的大小为,256KB,或,512KB,，片内,Cache,容量为,16KB,，有,8KB,是数据,Cache,，另有,8KB,为指令,Cache,，,Pentium,微处理器可同时访问指令,Cache,和数据,Cache,。,Cache,由,SRAM,组成，工作速度快，但价格昂贵。,14,第,5,章,5.4.1,高速缓冲存储器原理,Cache,位于主存和,CPU,之间，主存和,Cache,存储区划分成块，两者之间以块为单位交换信息。管理这两级存储器的部件是,Cache,控制器。,若数据在,Cache,中，,CPU,对,Cache,进行读写操作称为“命中”。读操作时,CPU,可直接从,Cache,中读取数据，不涉及主存；写操作时需改变,Cache,和主存中相应两个单元的内容。,若数据不在,Cache,中，,CPU,直接对主存进行操作称为“不命中”。此时，,CPU,必须在其机器周期中插入等待周期。读操作时把主存中相应信息块送到,Cache,，同时把所需数据送,CPU,；写操作时将信息直接写入内存。,15,第,5,章,5.4.2,高速缓冲存储器的组织,Cache,在一个较短时间内由程序使用的地址往往集中在存储器逻辑地址很小的范围内。这种在一个短时间间隔内对局部范围存储地址访问频繁而其它地址访问甚少的现象称为程序访问的局部性原理。,如果把正在执行的指令地址附近最活跃的程序或数据从主存成批调入,Cache,，供,CPU,在一段时间内随时使用，就能大大减少,CPU,访问主存的次数，从而加速程序的运行。,16,第,5,章,5.5,虚拟存储器,虚拟存储器（,Virtual Memory,）,是以存储器访问的局部性为基础，建立在“主存,辅存”物理体系结构上的存储管理技术。,随着计算机系统规模的扩大和复杂程度的增加，为了使用户尽量扩大可使用的存储空间，并能对其自动管理和调度，使得在用户心目中，计算机系统好象只有一个大容量、高速度、使用方便的存储器，而没有主存、辅存之分，便产生了虚拟存储器的概念。,17,第,5,章,5.5.1,虚拟存储原理,虚拟存储系统是在存储层次结构基础上，通过存储器管理部件,MMU,进行虚拟地址和实际地址自动变换而实现的，对每个编程者是透明的，编址空间很大。,主存可由两级容量远大于自己的辅存作为后援支持。在,CPU,访问主存命中率高的情况下，整机可达到接近主存的工作速度，并且享有大的存储容量。如何充分利用高档,PC,机的资源，使它同时服务于多个用户，或者一个用户的多个任务，这一问题在虚拟存储技术引入,PC,机后得到了较好的解决。,18,第,5,章,5.6,存储器的体系结构,5.6.1,主存,辅存结构,主存,辅存结构的主要目的是解决大容量和低成本的矛盾，其存取速度与主存接近，且有辅存的大容量和较低的价格。,5.6.2 Cache,主存结构,Cache,主存结构的主要目的是弥补,CPU,与主存间速度上的差异。,19,第,5,章小结,本章小结,存储器从结构上可分为主存和辅存。,主存通常采用半导体存储器，包括,ROM,和,RAM,。,ROM,存储的内容固定不变，主要用来存放系统软件。,RAM,中每个存储单元的内容可根据程序要求随时进行读,/,写，从存储原理上可分为,SRAM,和,DRAM,。,衡量存储器的性能指标主要有存储容量、存取速度和性能,/,价格比，通常希望存储器的容量大、存取速度快、性能,/,价格比高。,20,CPU,与存储器的连接包括存储器地址的分配和译码，存储器容量的扩充与寻址方法，典型,CPU,与存储器芯片的连接技术等。存储器系统通常按层次结构来组合使用，主,辅存结构解决了大容量和低成本的矛盾，,Cache,主存结构解决了,CPU,与主存间速度上的差异。,本章还介绍了微机中常用的高速缓冲存储器、虚拟存储器，这些技术的应用为现代微机结构的改进和功能的提高打下了良好基础。,第,5,章小结,21,第,5,章内容到此结束,谢谢各位,!,22,