数电期末最强总结lesson 1

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,2015.06.11,UESTC,数电加油站,lesson,-1,Preface,1,Talents come from diligence and knowledge is gained by accumulation.,2,亡羊补牢，未为晚也,3,加油！,2015,统计表,一、数字逻辑设计：,组合逻辑电路分析题,9%,组合逻辑电路设计题,8%,时序电路器件原理理解,12%,D,触发器、,J-K,触发器等,13%,时序：二进制计数器分析与设计,13%,时序：移位寄存器分析与设计,10%,时序：移位寄存型计数器分析与设计,12%,时序电路分析与设计中重点步骤：状态图、波形图,16%,这些都太简单，我只有直接回复订阅号告诉你们了！,2%,听课目标,只要考试能过就行啊,查漏补缺有所提高,26%,我可是为了刷到满绩来的,73%,提升学科能力才是最重要的（文献查找、实验设计）,学习学科的前沿知识,学习步骤,Step 1,Step 2,Step 3,期中前重要知识点整理,第七章重点知识点整理,第八章重点知识点整理,Step 4,综合复习,OK,考试重点,-,题型与主要内容,题型：填空、选择题、分析题、设计题。,内容主要：期中考试以后学习的内容，占,70-80%,以上。另外如数选、二进制译码器及以前部分内容可能会在大题中使用。,考试重点,-,组合部分,1,、三态器件、异或门、校验电路和比较器,2,、加法器、累加器和组合乘法器,3,、数据选择器、二进制译码器,4,、,卡诺图化简,5,、,BCD,码等基本知识的应用,考试重点,-,时序部分,-,第,7,章,1,、锁存器结构与性能,2,、,D,触发器结构性能及相关电路,3,、有限状态机表达和分析,计数器、序列信号发生器,序列信号检测器,状态分析、转移列表设计、系统分解设计,4,、同步状态机的概念,考试重点,-,时序部分,-,第,8,章,二进制计数器的规模化设计,二进制计数器的典型应用,移位寄存器结构和典型应用,移位寄存器型计数器的应用,时序部分,-,第,9,章,ROM,基本概念,A/S,D/A,一、组合电路重点知识回顾,进制转换（,10,2,8,16,）,补码系统（概念、运算）,编码（,8421BCD,2421BCD,余,3,码，格雷码）,关于函数的基本概念,表达一个函数的方法,典型芯片的运用（二进制译码器、显示译码器、数据选择器、优先编码器、,全加器、比较器、奇偶校验电路,）,NOTES:,bit,（位）,1 byte(1,个字节,)=8bits,MEMORY:256M=256M Bytes,1KB=1024 Bytes,1MB=1024*,1024,Bytes,1GB=1024*,1024,*,1024,Bytes,进制转换（,10,2,8,16,）,What is the range of,representable,number,if,you have n-bit binary number?,02n-1,十进制转二进制,整数部分的转换：除以,2,取余,倒着数。,小数部分的转换：乘,2,取整,正着数。,八进制转二进制,十六进制转二进制,Sum up for,theComplement,(,总结,),Complement Number Systems,signed-magnitude system,(010001),(101111),(010001),(,1,10001),+17,10,-17,10,不变,+17,10,-17,10,符号位改变,符号位不变其,余按位取反加,1.,连同符号位一起按位取反加,1.,连同符号位一起按位取反加,1.,符号位改变,Sum up for the Complement (,总结,),1.Positive number has the same,：,Sign-Magnitude,Ones Complement,and Twos-Complement,(,正数的原码、反码、补码相同,),2.MSB(the sign bit):,1=minus;0=plus,Weight of the MSB:-2,n-1,2.6,Twos Complement Addition and Subtraction,(,二进制补码的加法和减法,),we define,x,to be the twos,complement representation of,x,x,+,y,=(,x,+,y,),x,-,y,=(,x,+-,y,),x,为,x,在补码系统中的表示。,X,为,6,10,，,x,为,0110,2s-complement,X,为,-6,10,，,x,为,1010,2s-complement,注意区分：,x,在补码系统中的表示,x,和,对一个数,x,求补码为,2,n,-x,的区别,！,2.6.3 the rule for detecting overflow,（溢出的判断规则）,(P41),1.,对于二进制补码，加数的符号相同，和的符号与加数的,符号不同,则,有溢出,.,2.,最高数值位产生的进位与符号位产生的进位,不同,则,有溢出,.,3.,扩展符号位后运算，判断运行结果中两个符号位是否相同,不同则有溢出,.,BCD(8421),码,2421,码,余,3,码,(excess-3),二五混合码,(,biqunary,code),(,an error-detecting property,具有检错特性,),10,中取,1,码（,1-out-of-10 code,）,加权码,（,Weighted Code,）,自反码,(self-complementing),Table 2-9(P49).(P50),格雷码,Duality and Complement(,对偶和反演,),(P194.P195),对偶,(Duality),：,F,D,(X,1,X,2,X,n,+,),=F(X,1,X,2,X,n,+,),反演,(Complement),：,F(X,1,X,2,X,n,+,),=F(X,1,X,2,X,n,+),F(X,1,X,2,X,n,)=F,D,(X,1,X,2,X,n,),正逻辑约定和负逻辑约定互为对偶关系,Truth table,真值表,product term,乘积项,sum term,求和项,sum-of-products expression,“,积之和”表达式,product-of-sums expression,“,和之积”表达式,n,-variable,minterm,n,变量最小项,n,-variable,maxterm,n,变量最大项,normal terms,标准项,canonical sum,标准和,canonical product,标准积,最小项之和,最大项之积,4.1.6 Standard Representations of Logic Functions(P196),ABC,ABC,ABC,ABC,ABC,ABC,ABC,ABC,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,minterm,0 0 0 0,0 0 1 1,0 1 0 2,0 1 1 3,1 0 0 4,1 0 1,5,1 1 0 6,1 1 1 7,A,B,C,row,A+B+C,A+B+C,A+B+C,A+B+C,A+B+C,A+B+C,A+B+C,A+B+C,M,0,M,1,M,2,M,3,M,4,M,5,M,6,M,7,maxterm,Minterms,and,Maxterms,m,5,?,M,5,F=,X,Y,Z,(0,3,4,6,7),=X.Y.Z+X.Y.Z,+X.Y.Z+X.Y.Z,+X.Y.Z,X,Y,Z,(0,3,4,6,7):,is a,minterm,list,.,(,最小项列表,),“the sum of,minterms,0,3,4,6,and 7 with,variables X,Y,and Z.”,F=,X,Y,Z,(1,2,5),=(X+Y+Z).,(X+Y+Z).(X+Y+Z),X,Y,Z(1,2,5),is a,maxterm,list,.,(,最大项列表,),Relationship of,Minterm,and,Maxterm,1,1,1,0,1,0,0,1,G,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1,1,1 0 0 0,1 0 1,1,1 1 0,1,1 1 1 0,A,B,C,F,(ABC)=A+B+C,(ABC)=A+B+C,(ABC)=A+B+C,M,i,=m,i,m,i,=M,i,标号互补,Karnaugh,Maps(P212,）,step,填写卡诺图,圈组：找出可以合并的最小项,组,(,圈,),数最少、每组,(,圈,),包含的方块数最多,方格可重复使用，但至少有一个未被其它组圈过,圈组时应从合并数最小的开始,读图：写出化简后的乘积项,消掉既能为,0,也能为,1,的变量,保留始终为,0,或始终为,1,的变量,积之和形式：,0,反变量,1,原变量,4.4.1 Static Hazards,静态冒险,(P225),static-1 hazard,静态,-1,型冒险,static-0 hazard,静态,-0,型冒险,主要存在于,“与或”电路中,A,F,A,F,Steady state is 1.,F=(AA)=A+A,Steady state is 0.,F=(A+A)=AA,主要存在于,“或与”电路中,The,74x138,is a commercially available,MSI 3-to-8 decoder.,the 74x138 has,active-low outputs.,(P387),inputs,outputs,Enable output,使能输出，用于级联,EO,Group Select,(,选通输出,),GS,EI_L,有效,没有输入请求,EO_L,有效,Enable Inputs,使能输入,EI-L,EI_L,有效,有输入请求,GS_L,有效,P411,A,B,C,G1,G2A,G2B,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,74x138,EN1,EN2_L,EN3_L,SSRC0,SSRC1,SSRC2,冲突（,fighting,）,利用使能端进行时序控制,.,三态器件允许信号共享单个“同线”（,party line,）,典型的三态器件，进入高阻态比离开高阻态快,P,Q,W,SDATA,EN_L C B A Y Y_L,1 X X X,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,0 1,D0 D0,D1 D1,D2 D2,D3 D3,D4 D4,D5 D5,D6 D6,D7 D7,Truth table for a,74x151 8-input,1-bit multiplexer.,A,B,C,P434,5.8.2 Parity Circuit,奇偶校验电路,什么是奇偶校验,?,奇偶校验位,+,一组信号位,基本定理：,基本概念：,使所有的,1,加起来为偶数或奇数,来检测系统的方法称为奇偶校验法。,A,0,A,1,A,n,=,1,变量为,1,的个数是奇数,0,变量为,1,的个数是偶数,odd-parity circuit,（奇校验电路）,如果输入有奇数个,1,，则输出为,1,。,even-parity circuit,（偶校验电路）,如果输入有偶数个,1,，则输出为,1,。,P448,The,74x280,9-bit parity generator,9,位奇偶校验发生器,74x280,（,P449,图,6,71,）,A,B,C,D,E,F,G,H,I,EVEN,ODD,74x280,偶数个,1,时输出为,1,奇数个,1,时输出为,1,74x85,6.9.4 Standar