计算机组成原理课程复习

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,计算机组成原理课程,1-4,章复习,第一章 计算机系统概念,难点,本章概念、名词较多,学生在此章基础上，在深入学习以下各章后，逐步加深对本章的各种名词、概念及整机工作原理的理解。,严格讲本章没太多难点,初学者一时不能很快理解掌握,重点与难点,第一章 计算机系统概念,重点,当今世界计算机的主流还是以冯,诺依曼结构的计算机为代表,重点要掌握以指令流和数据流为主线的计算机工作原理,真正认识到计算机内部工作过程是逐条取指令、分析指令、执行指令的过程,重点与难点,知识点,计算机系统概论,计算机软、硬件概念；,计算机系统的层次结构；,计算机基本组成,主要技术指标,机器字长、存储容量、运算速度,计算机的产生、发展及在各个不同领域的应用。,微程序机器,M,0,(,微指令系统,),由硬件直接执行微指令,传统机器,M,1,(,机器语言机器,),用微程序解释机器指令,虚拟机器,M,2,(,操作系统机器,),用机器语言解释操作系统,虚拟机器,M,3,(,汇编语言机器,),用汇编程序翻译成机器语言程序,虚拟机器,M,4,(,高级语言机器,),用编译程序翻译成汇编语言程序,以存储器为中心的计算机结构框图,计算机的硬件框图,第二章 计算机的发展和应用,重点,了解计算机的发展史及它的应用领域,目的在于激发学生学习本课程的积极性,重点与难点,第三章 系统总线,重点,掌握系统总线在计算机硬件结构中的地位和作用,多总线结构,为克服总线瓶颈问题而采用的,总线进行判优和通讯控制,解决众多部件争用总线。,重点与难点,第三章 系统总线,难点,总线的通讯控制。,重点与难点,知识点,系统总线,总线概念,从分散连接到总线连接,总线分类,按连接部件的不同,片内总线,系统总线,数据总线、地址总线、控制总线,总线特性,各个部件能够连接到总线上，需规定以下特性,机械特性、电气特性、功能特性、时间特性,总线结构,单总线、多总线,总线控制,总线判优,链式查询、计算器定时查询、独立请求方式,通信控制,同步、异步,第四章 存储器,重点,掌握存贮器的基本功能及各类存储器读写信息的原理,特别要注意,半导体存储器的外特性和工作原理,半导体与,CPU,的连接方式,这样可更加强对整机概念的理解。,必须了解高速缓冲存储器,(Cache),、主存和外存的组成，以及他们在存储器的层次结构中各自所起的作用,重点与难点,第四章 存储器,难点,学习时必须从本质上去认识各种存储芯片,由于不同的其基本单元电路是不同的,设计存储芯片与,CPU,连接电路,关键在于存储芯片选片逻辑的确定,学生必须将以前学过的电路知识综合应用，合理选用各种芯片，准确画出存储器与,CPU,的连接电路图。,重点与难点,知识点,存储器,存储器分类,按存取方式：,ROM,、,RAM,存储器的层次结构,缓存主存、主存辅存,主存,存储原理,静态,RAM,、动态,RAM,、,ROM,存储器与,CPU,的连接,高速缓冲存储器,(Cache),辅助存储器,1,计算机使用总线结构便于增减外设，同时,_,。,A,减少了信息传输量,B,提高了信息的传输速度,C,减少了信息传输线的条数,D.,加重了,CPU,的工作量,答案：,C,2,总线中地址线的作用是,_,。,A.,只用于选择存储器单元,B.,由设备向主机提供地址,C,用于选择指定存储器单元和,I/O,设备接口电路的地址,答案：,C,3.,在三种集中式总线控制中，,_,方式响应时间最快。,A,链式查询,B,计数器定时查询,C,独立请求,答案：,C,第三章 系统总线,4,在三种集中式总线控制中独立请求方式响应时间最快，是以,_,代价的。,A,增加仲裁器的开销,B,增加控制线数,C,增加仲裁器的开销和增加控制线数,D.,增加总线占用时间,答案：,B,6.,三种集中式总线控制中，,_,方式对电路故障最敏感,A.,链式查询,B,计数器定时查询,C,独立请求,答案：,A,7,在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则,_,。,A,设备号小的优先级高,B,每个设备使用总线的机会相等,C,设备号大的优先级高,答案：,B,8,在计数器定时查询方式下，若计数从,0,开始，则,_,。,A,设备号小的优先级高,B,每个设备使用总线的机会相等,C,设备号大的优先级高,答案：,A,9,在独立请求方式下，若有,N,个设备，则,_,。,A,有一个总线请求信号和一个总线响应信号,B,有,N,个总线请求信号和,N,个总线响应信号,C,有一个总线请求信号和,N,个总线响应信号,答案：,B,10,在链式查询方式下，若有,N,个设备，则,A,有,N,条总线请求线,B,无法确定有几条总线请求线,C,只有一条总线请求线,答案：,C,11,总线通信中的同步控制是,_,。,A,只适合于,CPU,控制的方式,B,由统一时序控制的方式,C,只适合于外围设备控制的方式,D.,所有指令执行时间都相同的方式,答案：,B,12,总线的异步通信方式,_,。,A,不采用时钟信号，只采用握手信号,B,既采用时钟信号，又采用握手信号,C,既不采用时钟信号，又不采用握手信号,答案：,A,13.,信息只用一条传输线，且采用脉冲传输的方式称为,_,。,A.,串行传输,B.,并行传输,C.,并串行传输,D.,分时传输,答案：,A,14.,信息可以在两个方向上同时传输的总线属于,_,。,A.,单工总线,B.,半双工总线,C.,全双工总线,D.,单向总线,答案：,C,15.,异步串行通信的主要特点是,_,。,A.,通信双方不需要同步,B.,传送的每个字符是独立发送的,C.,字符之间的间隔时间应相同,D.,传送的数据中不含控制信息,答案：,B,16.,在,_,计算机系统中，外设可以和主存储器单元统一编址。,A.,单总线,B.,双总线,C.,三总线,D.,以上三种都可以,答案：,A,17.,在采用,_,对设备编址时，不需要专门的,I/O,指令组。,A.,统一编址法,B.,单独编址法,C.,两者都是,D.,两者都不是,答案：,A,18.,在微型机系统中，外围设备通过,_,与主板的系统总线相连接。,A.,适配器,B.,设备控制器,C.,计数器,D.,寄存器,答案：,A,3.1,假设总线的时钟频率为,8MHz,，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送,16,位的数据，求该总线的带宽。,解： 数据传输率（总线带宽）：,每秒传输的最大字节数（,MBps,）,1,个总线周期,=,1,个时钟周期,= 1/8 = 0.125,s,1,个总线周期 传送,16,位,=,2B,（字节）,故总线出输率为：,2B *,（,1 / 0.125,s,）,= 16,MBps,或求：,2B*8 = 16,MBps,3.2,在一个,32,位的总线系统中，总线时钟频率为,66MHz,，假设总线最短传输周期为,4,个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？,解： 数据传输率（总线带宽）：,每秒传输的最大字节数（,MBps,）,1,个总线周期,= 4,个时钟周期,= 4* 1/66= 0.06,s,1,个总线周期 传送,32,位,= 4B,（字节）,故总线出输率为：,4B *,（,1 / 0.06,s,）,= 66,MBps,或求：,4B*,（,66MHz/4,）,= 66MBps,提高数据传输率措施：,(1),提高数据线宽度,(2),提高总线时钟频率,(3),缩短总线传输周期,3.3,在异步串行传输系统中，,字符格式为：,1,个起始位、,8,个数据位、,1,个校验位，,2,个终止位。,若要求每秒传输,120,个数据,帧，,计算数据传送的波特率和比特率。,0,0/1,0/1,0/1,1 1 1,起始位,1,位,数据位,5,、,6,、,7,、,8,位不等,校验位,1,位,停止位,1,、,1.5,、,2,位不等,空闲位,低位,高位,一个帧结构,解： 波特率（数据传输速率）,单位时间内传送的二进制数据,的位数,bps,（,1+8+1+2,）,120 =1440 bps,比特率：,单位时间内传送的二进制有效数据位数,bps,1440 * (8/12)= 960 bps,第四章 存储器,1,一个,16K,32,位的存储器，其地址线和数据线的总和是,A 48 B,46 C,36,答案：,B,2,一个,512KB,的存储器，其地址线和数据线的总和是,A,17 B,19 C,27,答案：,C,3,某计算机字长是,16,位，它的存储容量是,64KB,，按字编址，它的寻址范围是,_,。,A,64K B,32KB C. 32K,答案：,C,4,某计算机字长是,32,位，它的存储容量是,256KB,，按字编址，它的寻址范围是,_,。,A,128K B,64K C. 64KB,答案：,B,12,若主存每个存储单元为,16,位，则,A,其地址线为,16,根,B,其地址线数与,16,无关,C,其地址线数与,16,有关,答案：,B,29,一个四体并行低位交叉存储器，每个模块的容量是,64K ,32,位，存取周期为,200 ns,，在下述说法中,_,是正确的。,A,在,200 ns,内，存储器能向,CPU,提供,256,位二进制信息,B,在,200 ns,内，存储器能向,CPU,提供,128,位二进制信息,C.,在,50 ns,内，每个模块能向,CPU,提供,32,位二进制信息,答案：,B,28,交叉编址的存储器实质是一种,_,存储器，它能,_,执行,_,独立的读写操作。,A.,模块式，并行，多个,B,模块式，串行，多个,C.,整体式，并行，一个,答案：,A,5,下列说法中正确的是,_,。,A,Cache,与主存统一编址，,Cache,的地址空间是主存地址空,间的一部分,B,主存储器只由易失性的随机读写存储器构成,C.,单体多字存储器主要解决访存速度的问题,答案：,C,6,Cache,的地址映像中，若主存中的任一块均可映射到,Cache,内的任一块的位置上，称作,_,。,A,直接映像,B,全相联映像,c,组相联映像,答案：,B,7,下列器件中存取速度最快的是,_,。,A,Cache B,主存,c,寄存器,答案：,C,8.,如果一个高速缓存系统中，主存容量为,12MB,，,Cache,容量为,400KB,，则该存储系统总容量为,:,A.12MB+400KB B.12MB C.400KB D.12MB-400KB,答案：,B,4.1,一个容量为,16K32,位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？,1K4,位，,2K8,位，,4K4,位，,16K1,位，,4K8,位，,8K8,位,解： 地址线和数据线的总和,= 14 + 32 = 46,根； 需要的片数为：,1K4,：,16K32 / 1K4 = 168 = 128,片,2K8,：,16K32 / 2K8 = 84 = 32,片,4K4,：,16K32 / 4K4 = 48 = 32,片,16K1,：,16K32 / 16K1 = 32,片,4K8,：,16K32 / 4K8 = 44 = 16,片,8K8,：,16K32 / 8K8 = 24 = 8,片,4.2,一个,1K,4,位的动态,RAM,芯片，若其内部结构排列成,64,64,形式，已知存取周期为,0.1,s,，,(1),若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少,?,(2),若采用集中刷新，则对该存储芯片刷新一遍需多少时间,?,死时间率是多少？,解：,(1),分散式和集中式相结合的方式即为异步式，,刷新信号的时间间隔为：,2ms,64 = 31.25,s,，,故取刷新信号周期为,31 .25,s,(2),刷新周期为,2ms,，故刷新周期内有,2ms / 0.1,s = 4000,个读写周期，其中有,64,个读写周期用来刷新，故将存储器刷新一遍用时为：,64*0.1 s=6.4 s,死时间率为：,6.4 s / 2ms = 0.32%,4.3,某,8,位微型机地址码为,18,位，若使用,4K4,位的,RAM,芯片组成模块板结构的存储器，试问： （,1,）该机所允许的最大主存空间是多少？ （,2,）若每个模块板为,32K8,位，共需几个模块板？ （,3,）每个模块板内共有几片,RAM,芯片？ （,4,）共有多少片,RAM,？ （,5,）,CPU,如何选择各模块板？,解：,（,1,）,2,18,= 256K,，则该机所允许的最大主存空间是,256K8,位,（或,256KB,）； （,2,）模块板总数,= 256K8 / 32K8 = 8,块； （,3,）板内片数,= 32K8,位,/ 4K4,位,= 82 = 16,片； （,4,）总片数,= 16,片,8 = 128,片；,（,5,）最高三位通过,3,：,8,译码器选模块板,次高三位通过,3,：,8,译码器选模块板内芯片组,剩余地址线接芯片地址引脚。,或反过来，最低三位选模块板（多模块交叉存储器）,板地址,3,位,片地址,3,位,片内地址,12,位,17 16 15 14 13 12 11 0,4.4,设,CPU,共有,16,根地址线，,8,根数据线，并用,MREQ,（低电平有效）作访存控制信号，,R/W,作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：,ROM,（,2K8,位，,4K4,位，,8K8,位），,RAM,（,1K4,位，,2K8,位，,4K8,位），及,74138,译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出,CPU,和存储芯片的连接图。要求如下： （,1,）最小,4K,地址为系统程序区，,409616383,地址范围为用户程序区； （,2,）指出选用的存储芯片类型及数量； （,3,）详细画出片选逻辑。,解： （,1,）地址空间分配图： （,2,）选片：,ROM,：,4K4,位：,2,片；,RAM,：,4K8,位：,3,片； （,3,）,CPU,和存储器连接逻辑图及片选逻辑：,(1),地址空间分配图,A,15,A,11,A,7,A,3,A,0,0 0 0 0,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 0,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 0 1,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 1,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 1 0,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 1 0,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 1 1,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 1 1,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,4KROM*2 0FFFH,4KRAM 10001FFFH,4KRAM 20002FFFH,4KRAM 30003FFFH,(2),选芯片方法：最好选用容量一样的存储器芯片（组）。,这样容易画图。,本题可以选用2片4K*4ROM 芯片组成4K*8ROM，,3片4K*8RAM （建议使用）,也可选用2片2K*8ROM 芯片组成4K*8ROM , 3片4K*8RAM,还可选用2片2K*8ROM，6片2K*8RAM,4K,8,位,RAM,4K,8,位,RAM,PD/,Progr,G,1,C,B,A,G,2B,G,2A,4K,8,位,RAM,MREQ,A,15,A,14,A,13,A,12,A,11,A,0,D,7,D,0,WR,1,Y,0,Y,1,Y,2,Y,3,4K,4,位,ROM,（,3,）,CPU,和存储器连接逻辑图及片选逻辑：,2K,8,位,ROM,2K,8,位,ROM,4K,8,位,RAM,PD/,Progr,G,1,C,B,A,G,2B,G,2A,4K,8,位,RAM,MREQ,A,15,A,14,A,13,A,12,A,11,A,10,A,0,D,7,D,0,WR,1,Y,0,Y,1,Y,2,Y,3,&,&,1,例,4.5,设,CPU,共有,16,根地址线，,8,根数据线，并用,MREQ,作为访存控制信号,(,低电平有效,),，,WR,作为读写控制信号,(,高电平为读，低电平为写,),。现有芯片及各种门电路,(,门电路自定,),，如图所示。画出,CPU,与存储器的连接图，要求：,(1),存储芯片地址空间分配为：,02047,为系统程序区；,20488191,为用户程序区。,(2),指出选用的存储芯片类型及数量。,(3),详细画出片选逻辑。,解,：,(1),确定,主存地址分配：,02047,D,= 0 7FF,H,20488191,D,= 800 1FFF,H,A,15,A,11,A,7,A,3,A,0,0 0 0 0,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 0,，,0 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 0 0,，,1 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 1,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,(2),选片：,1,片,2K8,位,ROM,3,片,2K8,位,RAM,(3),片选及地址分配：,ROM,，,RAM,片内地址,A,10,A,0,片选地址：,A,15,A,11,分别接到,3-8,译码器的各端，其中,A,15,A,14,恒为,0,。,ROM 2K*8,RAM 6K*8,(1),确定,主存地址分配：,02047,D,= 0 7FF,H,20488191,D,= 800 1FFF,H,A,15,A,11,A,7,A,3,A,0,0 0 0 0,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 0,，,0 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 0 0,，,1 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 0,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 0 1,，,0 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 1,，,0 1 1 1,，,1 1 1 1,，,1 1 1 1,0 0 0 1,，,1 0 0 0,，,0 0 0 0,，,0 0 0 0,0 0 0 1,，,1 1 1 1,，,1 1 1 1,，,1 1 1 1,2KROM 07FFH,2KRAM 800FFFH,2KRAM 100017FFH,2KRAM 18001FFFH,解：,(1) Cache,地址格式,Cache,中可装入,512,块数据,主存字块标记,Cache,字块地址 字块内地址,7,位,9,位,2,位,(2),直接映射,主存字块标记 组地址 字块内地址,9,位,7,位,2,位,(3),四路组相连映射,主存字块标记 字块内地址,16,位,2,位,(4),全相连映射,4.6,设主存容量为,256K,字，,Cache,容量为,2K,字，块长为,4,。,(1),设计,Cache,地址格式，,Cache,中可装入多少块数据？,(2),在直接映射方式下，设计主存地址格式。,(3),在四路组相连映射方式下，设计主存地址格式。,(4),在全映射方式下，设计主存地址格式。,(5),若存储字长为,32,位，存储器按字节寻址，写出上述三种方式下主存地址格式。,Cache,字块地址 字块内地址,9,位,2,位,主存字块标记,Cache,字块地址 字块内地址,7,位,9,位,4,位,直接映射,主存字块标记 组地址 字块内地址,9,位,7,位,4,位,四路组相连映射,主存字块标记 字块内地址,16,位,4,位,全相连映射,(5),按字节寻址：字块内地址改变，其余不变。 总地址变长。,4.7,设某机主存容量为,4MB,，,Cache,容量为,16KB,，每字块有,8,个字，每字,32,位，设计一个四路组相联映射（即,Cache,每组内共有,4,个字块）的,Cache,组织，要求：（,1,）画出主存地址字段中各段的位数；（,2,）设,Cache,的初态为空，,CPU,依次从主存第,0,、,1,、,289,号单元读出,90,个字（主存一次读出一个字），并重复按此次序读,8,次，问命中率是多少？（,3,）若,Cache,的速度是主存的,6,倍，试问有,Cache,和无,Cache,相比，速度提高多少倍？,解：,(1),由于容量是按字节表示的，则主存地址字段格式划分如下,Cache 16KB / (8*4B) = 512,（块）,Cache,组数,512 / 4 = 128,（组）,10,位,7,位,5,位,21 12 11 5 4 0,未命中次数,90 / 8 12,命中率,h=(90*8-12) / 90*8 = 98.3%,(3),没有,Cache,的访问时间为,6t*720,，,有,Cache,的访问时间为,t*(720-12)+6t*12,，,则有,Cache,和没有,Cache,相比，速度提高倍数,:,6t*720,t*(720-12)+6t*12,1 = 4.54,或；,t,a,= h,t,c,+,(1,h,),t,m,= 0.983t +(1-0.983) 6t = 1.0905t,6t / 1.0905t -1 = 4.54,1. Cache,的命中率,CPU,欲访问的信息在,Cache,中的 比率,h =,N,c,N,c,+,N,m,3.,Cache ,主存系统的效率,e,2.,Cache ,主存系统平均访问时间：,访问 主存 的时间为,t,m,，,Cache,命中率 为,h,，,访问,Cache,的时间为,t,c,则,e,= 100%,t,c,h,t,c,+,(1,h,),t,m,平均访问时间,访问,Cache,的时间,e,= 100%,t,a,= h,t,c,+,(1,h,),t,m,例,4.8,设果计算机采用直接映像,Cache,，巳知主存容量为,4MB,，,Cache,容量,4096B,，字块长度为,8,个字,(32,位字,),。,(1),画出反映主存与,Cache,映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。,(2),设,Cache,初态为空、若,CPU,依次从主存第,0,，,1,，,，,99,号单元读出,100,个字,(,主存一次读出一个字,),。并重复按此次序读,10,次，问命中率为多少,?,(3),如果,Cachc,的存取时间是,50ns,，主存的存取时间是,500ns,，根据,(2),求出的命中率，求平均存取时间。,(4),计算,Cachc,一主存系统的效率。,解,: (1) Cache,块： （,4096/4,）,/8 = 128,（块）,7,位地址,主存块： （,4MB/4,）,/8 = 128K,（块）,17,位地址,块内地址： 按字节（因主存按字节编址）,32,字节,5,位地址,(2),由于,Cache,初态为空，且块长为,8,，因此,CPU,第一次读,100,个字时，共有,13,次末被命中，即读第,0,、,8,、,16,、,、,96,号单元时末命中,),，以后,9,次重复读这,100,个字时均命中，故命中率为,(100*10-13),100*10*100,98.7,(3),平均访问时间：,0.987*50ns +(1-0.987)*500ns,55.85ns,(4)cacke,一主存系统的效率为,(50ns,55.85ns),100,89.5,主存块标记,10,位,cache,块地址,7,位 块内地址,5,位,例,.4.9,有一主存,Cache,层次的存储器，其主存容量,1MB,，,Cache,容量,64KB,，每块,8KB,，若采用直接映象方式，求：,（,1,）主存的地址格式？,（,2,）主存地址为,25301H,，问它在主存的哪一块？,解,: (1),Cache:,64KB / 8KB = 8 (,块,),主存：,1MB / 8KB = 128 (,块,),13,位,块内地址,3,位,Cache,块号,4,位,主存块标记,(2) 25301H = 0010 0101 0011 0000 0001,解：,八体存储器,连续读出,8,个字的,总信息量为,32b 8,256b,顺序存储存储器连续读出,8,个字的时间是：,400 ns 8 = 3200,ns,= 32 10,-7,s,交叉存储存储器连续读出,8,个字的时间是：,400 ns + (8-1) 50 ns = 7.5 10,-7,s,高位交叉存储器的带宽是,256,(32 10,-7,) = 8 10,7,bps,。,低位交叉存储器的带宽是,256,(7.5 10,-7,) = 34 10,7,bps,。,例,4.10,设有,8,个模块组成的八体存储器结构，每个模块的存取周期为,400 ns,，存储字长为,32,位。数据总线宽度为,32,位，总线传输周期,50ns,，试求顺序存储,(,高位交叉,),和交义存储,(,低位交叉,),的存储器带宽。,知识点,(4),输入输出系统,输入输出系统概述,I/O,系统组成：,I/O,软件（,I/O,指令）、,I/O,硬件（接口、设备）,外部设备,I/O,接口,功能、组成,I/O,与主机信息传送的控制方式,程序查询,中断,存储器直接存取方式,知识点,(5),计算机的运算方法及运算器,讲述数的表示,进制转换,原码、补码、反码,定点数、浮点数,定点运算,加减乘除,浮点运算,其特殊性,算术逻辑运算单元,快速进位链,知识点,(6),指令系统,机器指令,指令格式：操作码、地址码,操作数和操作类型,数据传送、算逻运算、移位、转移,寻址方式,与汇编语言对照学习,指令格式举例,CISC,及,RISC,技术,知识点,(7)CPU,的结构和功能,CPU,的结构,CU,、,ALU,、寄存器、中断系统,指令周期,取指、执行、间址、中断,指令流水,中断系统。,知识点,(8),控制单元的功能及设计方法,微操作命令的分析及功能,组合逻辑设计,微程序设计。,第五章 输入输出系统,重点,要求掌握三种主机与,I/O,交换信息的方式,程序查询,程序中断,DMA,明确不同控制方式各自所需的硬件及软件编程方法,尤其对中断技术应了解更深入,才能进一步加深理解整机的工作过程。,重点与难点,第五章 输入输出系统,难点,处理中断过程中有各类技术,配置相应的各类硬件,编写相应的软件程序,需记忆的内容甚多，学生只有从根本上理解每个硬件的地位和作用，才能运用自如。,要真正认识,DMA,与中断传送的区别,前者发生在存储周期结束时，后者发生在指令周期结束时，这就反映了,DMA,有挪用存储周期的特点。,重点与难点,第六章 计算机的运算方法,重点,掌握计算机中数的表示以及移位,定点补码加减运算,定点原码一位乘和两位乘及补码,Booth,算法,定点原码和补码加减交替除法,浮点补码加减运算,了解不同的运算方法对运算器结构的影响，以及提高运算速度采取的各种措施，包括快速进位链的设计方法。,重点与难点,第六章 计算机的运算方法,难点,溢出判断是各种运算方法的一个难点,定点运算和浮点运算判断溢出的方法是不同的,对于浮点运算，应特别注意区分浮点数和用补码表示的浮点规格化形式这两个概念,前者指的是真值，后者指的是机器数,由于补码规格化数的特殊约定，两者表示的数的范围是不同的。,掌握原码和补码运算的最根本的区别在于对符号位的处理。,原码乘除法结果的符号均和数值部分的运算分开进行,补码乘除法结果的符号是在与数值部分的运算过程中产生的,值得注意的是机器内只设加法器，故全部减法运算实质是通过加法操作实现的，这就有一个对减数求“补”的问题,原码除法中减去除数的绝对值，一律用加上除数绝对值的补码实现,应特别注意,-x,补和,-x*,补的区别，其中,x*,是真值,x,的绝对值。,若浮点数的阶码采用移码运算时，其运算规则和溢出判断规则与补码运算是不同的。,重点与难点,第七章 指令系统,重点,在第一章概述的基础上,深入系统地介绍指令的格式,从本质上来认识机器语言的一般特征,了解和掌握不同的地址格式和寻址方式对计算机硬件的要求，以及掌握操作数的寻址范围和信息的加工过程。,了解,RISC,的主要特点及其与,CISC,的区别。,重点与难点,第七章 指令系统,难点,掌握设计指令格式的方法,学会根据指令系统的要求，确定指令字中各字段的位数及其含义。,特别是在实际机器中，指令字长不一定等于存储字长，因此应格外注意各种寻址方法和地址格式的运用。,重点与难点,第八章,CPU,的结构和功能,重点,要认识到机器的核心是,CPU,通过对,CPU,的功能和内部结构的了解，掌握机器完成一条指令的全过程是在,CPU,的统一指挥,下进行的,掌握中断技术在提高整机效能方面所起的作用,流水技术,为了进一步提高数据的处理能力，开发系统的并行性，在现代计算机中大量采用流水技术。,重点与难点,第八章,CPU,的结构和功能,难点,中断技术在现代计算机中起着重要作用,为了更好地吃透这一内容，建议结合第五章学习，便于建立整机概念。,重点与难点,第九章 控制单元的功能,重点,理解控制单元为完成不同指令所发出的各种操作命令,理解指令周期、机器周期、时钟周期与操作命令的关系。,重点与难点,第九章 控制单元的功能,难点,微操作命令的分析,多级时序系统,重点与难点,第十章 控制单元的设计,重点,要求初步掌握控制单元的两种设计方法,进一步理解组合逻辑控制器和微程序控制器在设计思想、硬件组成及其工作原理方面的不同。,结合时序系统的概念，学会按不同指令要求，写出其相应的微操作命令及节拍安排。,重点与难点,第十章 控制单元的设计,难点,微程序控制是一种更规范的控制方法,学会如何确定微指令格式，编出微指令的码点是本章的难点。,重点与难点,Thanks,