存储器扩展

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,存储器扩展,存储器的扩展,1,存储芯片的扩展,存储芯片的扩展包括,位扩展、字扩展和字位同时扩展,等三种情况。,存储容量：,可存储二进制信息的最大数量。,容量,=,存储单元数 * 每个单元存储的位数,存储器芯片的扩展,位扩展,位扩展保持总的地址单元数,(,存储单元个数,),不变，但每个地址单元中的位数增加。,例：,用,2114,（,1K4 bit,）组成,1K,内存（,1K8 bit,）,位扩展,D0,D1,D2,D3,D4,D5,D6,D7,D0,D1,D2,D3,D0,D1,D2,D3,2114,2114,A0,A9,A0,A9,.,.,CS,WR,保证两片同时选中，一次读写一个字节。,每个单元的内容被存放在不同的芯片上。,存储器芯片的扩展,字扩展,字扩展是对存储器容量的扩展,(,或存储空间的扩展,),，而每个单元的位数保持不变。,例：,用,62512(64K8bit),组成,128 K*8,内存,字扩展,D0 D7,D0 D7,62512,64K,译码电路,A0,A15,A0,A15,.,.,0,1,cs,cs,62512,64K,保证,两片的地址连续，共,128 K,若第一片,: 0H FFFFH,，第二片,:10000H 1FFFFH,2,字扩展,(,地址范围,),字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。,图 由,16K,8,位芯片组成,64K,8,位的存储器,总结：字扩展,的连接方式是将各芯片的地址线、数据线、读,/,写控制线并联，而由片选信号来区分各片地址。,表 中各芯片地址空间分配表,A,15,A,14,A,13,A,12,A,11,A,1,A,0,说明,1,00,00,00000,11111,最低地址,(0000H),最高地址,(3FFFH),2,01,01,00000,11111,最低地址,(4000H),最高地址,(7FFFH),3,10,10,00000,11111,最低地址,(8000H),最高地址,(BFFFH),4,11,11,00000,11111,最低地址,(C000H),最高地址,(FFFFH),地址,片号,3,字位同时扩展,在实际应用中，往往会遇到字数和位数都需要扩展的情况。,若使用,l,k,位存储器芯片构成一个容量为,M,N,位,(Ml,，,Nk),的存储器，那么这个存储器共需要,(M/l),(N/k),个存储器芯片。连接时可将这些芯片分成,(M/l),个组，每组有,(N/k),个芯片，组内采用位扩展法，组间采用字扩展法。,例，现有,1K4 SRAM,存储器芯片，要构成某计算机存储系统所需,4K8,的存储器，下面介绍如何通过,1K4,芯片构成,4K8,的存储器。,单块,1K4,芯片的存储单元数目是,1K,，字长是,4,位。所需的存储器是,4K8,。因此，该单块芯片的存储单元数目不满足要求，需要将存储单元数目从,1K,扩展到,4K,；字长也不满足要求，需要将字长从,4,位扩展到,8,位。所以，采用,1K4,芯片构成,4K8,的存储器，需要进行字扩展和位扩展，即字位同时扩展。,1K4,芯片位扩展构成,1K8,存储模块的电路连接示意图,第一步，先进行位扩展,，由,1K4,芯片采用位扩展方式构成,1K8,的存储模块。由位扩展方式可知，要达到存储模块所需的每个存储单元,8,位，需要使用,2,块,1K4,芯片来扩展构成,1K8,的存储模块，扩展电路连接如图,5.35,所示。由图看出，两个单芯片的,4,位数据总线扩展后构成,8,位数据总线。,1K8,存储模块字扩展构成,4K8,存储器的电路连接示意图,第二步,，,再进行字扩展,，由,1K8,的存储模块采用字扩展方式构成,4K8,存储器。通过计算可知，共需,4,个,1K8,的存储模块来扩展构成,4K8,的存储器，其扩展电路连接如图,5.36,所示。由图可知，经过字扩展后，寻址空间由,1K,增加到,4K,，地址总线也由,10,位增加到,12,位。其中，地址线的高两位经过译码器后产生所需的,4,个片选信号。,上述分两步实现了存储器的扩展，第一步用,2,块芯片实现位扩展，第二步用,4,个存储模块实现字扩展，计算可得共需使用,8,块芯片完成存储器的字位扩展。,如果选用,1K4 SRAM,芯片，采用字位同时扩展方式，直接构成,4K8,存储器，则其电路连接如图,5.37,所示。,字位同时扩展构成,4K8,存储器电路连接示意图,字位同时扩展连接图,图中将,8,片,2114,芯片分成了,4,组,(RAM1,、,RAM2,、,RAM3,和,RAM4),，每组,2,片。组内用位扩展法构成,1K,8,的存储模块，,4,个这样的存储模块用字扩展法连接便构成了,4K,8,的存储器。用,A,9,A,0,10,根地址线对每组芯片进行片内寻址，同组芯片应被同时选中，故同组芯片的片选端应并联在一起。本例用,24,译码器对两根高位地址线,A,10,A,11,译码，产生,4,根片选信号线，分别与各组芯片的片选端相连。,例,设用,2114,静态,RAM,芯片构成,4K,8,位存储器，试画出连接线路图，并写出每组芯片的地址范围。,【,分析,】 2114,的结构是,1K,4,位，要用此芯片构成,4K,8,位的存储器需进行字位同时扩展。即可用两片,2114,按位扩展方法组成,1K,8,的存储器组；用,8,片可组成四组,1K,8,位的存贮器。,【,解,】,根据以上分析，可画出,RAM,与,CPU,的连接图，如图,6.20,所示。,各组芯片的地址范围,芯片组,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,0,地址范围,RAM,1,0,0,1,0,0,0,00 0000 0000(,最低地址,),11 1111 1111(,最高地址,),2000H,23FFH,RAM,2,0,0,1,0,0,1,00 0000 0000 (,最低地址,),11 1111 1111 (,最高地址,),2400H,27FFH,RAM,3,0,0,1,0,1,0,00 0000 0000 (,最低地址,),11 1111 1111 (,最高地址,),2800H,2BFFH,RAM,4,0,0,1,0,1,1,00 0000 0000 (,最低地址,),11 1111 1111 (,最高地址,),2C00H,2FFFH,74LS138,G,2B,G,2A,G,1,C,B,A,G,2A,=A,14,+IO/M,I/O,1,I/O,4,RAM,1,2114,A,9,A,0,A,11,A,10,D,3,D,0,A,9,A,0,RAM,1,2114,I/O,1,I/O,4,WE,CS,WE,CS,I/O,1,I/O,4,RAM,2,2114,A,9,A,0,A,9,A,0,RAM,2,2114,I/O,1,I/O,4,WE,CS,WE,CS,I/O,1,I/O,4,RAM,3,2114,A,9,A,0,A,9,A,0,RAM,3,2114,I/O,1,I/O,4,WE,CS,WE,CS,I/O,1,I/O,4,RAM,4,2114,A,9,A,0,A,9,A,0,RAM,4,2114,I/O,1,I/O,4,WE,CS,WE,CS,D,7,D,4,WR,A,9,A,0,A,12,A,15,A,B,C,0,Y,1,Y,2,Y,3,Y,2B,G,2A,G,1,A,13,A,14,G,1,IO,/,M,74LS138,引脚分配图,74LS138,译码逻辑电路图,由图可看到，译码器,74LS138,的工作条件是同时满足：,G,1,=1,、,/G,2A,=0,、,/G,2B,=0,。译码输入为,C,、,B,、,A,三个信号，译码输出有八种状态，输出是低电平有效。当不满足编译条件时，输出全为高电平，相当于译码器未工作。,下图为,SRAM6116,芯片与,8088,系统总线的连接图,（,1,） 写出,6116,芯片的存储容量；,（,2,） 分析每片,6116,所占的内存地址范围。,