门电路和基本逻辑门mm

,1.,数字逻辑基础,数字电子技术,2024/9/23,2.1,半导体二极管和三极管的开关特性,2.2,分立元件的门电路,2.3 TTL,集成逻辑门,2.4 MOS,集成逻辑门,2.5,集成逻辑门使用中的实际问题,第2章 门电路和集成逻辑门,学习要点,理解二极管、三极管、,MOS,管的开关特性；,了解分立元件基本,逻辑,门的结构组成,；,重点理解分立元件的,TTL,与非门、,OC,门、三态门的工作原理。,理解,TTL,逻辑门,、,CMOS,逻辑门的,工作原理，重点掌握其,外部特性,；,熟悉,74LS00,、,74LS20,等集成逻辑门的管脚排列及功能测试方法。,2024/9/23,教学内容,2.1,半导体二极管和三极管的开关特性,理想开关的开关特性,静态特性,2024/9/23,A,S,K,理想开关,理想开关断开时，无论,U,AK,在多大范围内变化，其等效电,R,OFF,=,，通过理想开关,S,的电流,I,OFF,=0,。,理想开关闭合时，无论流通其中的电流在多大范围内变化，其等效电阻,R,ON,=0,，电压,U,AK,=0,。,I,OFF,=0,U,AK,+,-,2024/9/23,教学内容,2.1,半导体二极管和三极管的开关特性,理想开关的开关特性,动态特性,A,S,K,理想开关,开通时间,t,ON,=0,，即理想开关,S,由断开状态转换到闭合状态不需要时间，可以瞬间完成。,关断时间,t,OFF,=0,，即理想开关,S,由闭合状态转换到断开状态也不需要时间，可以瞬间完成。,t,ON,=0,t,OFF,=0,2024/9/23,理想开关,S,显然在客观世界中不存在。,常见,的机械开关、继电器、接触器等，在一定电压和电流的范围内，静态特性与理想开关十分接近，但动态特性较差，,根本,满足不了数字电路一秒钟开关几百万次乃至数千万次的需要。而由二极管、三极管构成的电子开关，其静态特性不如机械开关，但它们的动态特性却是机械开关无法比拟的，因此广泛应用于数字电路中。,2024/9/23,半导体二极管的开关特性,利用二极管“正向导通、反向阻断”的单向导电性，在数字电路中常用做电子开关使用。电子开关的,“,通,”,态用数字“,1,”,表示，,“,断,”,态用数字“,0,”,表示。显然，电子开关的通、断状态在数字电路中属于二值的逻辑变量。,二极管的静态特性,（,1,）正向特性,当电路的输入电压为低电平，且,V,CC,-,u,i,大于二极管的导通压降,U,T,时，二极管正向导通。由于二极管导通时正向电阻很小，因此正向电流急剧增长，此时的,VD,相当于具有压降,U,T,的闭合电子开关。,二极管开关电路,2024/9/23,半导体二极管的开关特性,二极管的静态特性,（,2,）反向特性,当二极管开关电路的输入电压为高电平，即,V,CC,-,u,i,U,T,时导通，漏极电流,I,D,通过小灯泡使其点亮,MOS,管相当一个闭合的开关,2024/9/23,MOS,管的开关特性,静态特性,MOS,开关管电路示意图,G,S,D,当,MOS,管的,U,GS,U,T,时导通，漏极电流,I,D,=0,，小灯泡不亮。,MOS,管相当一个断开的开关,MOS,管的动态特性,t,u,i,0,t,i,D,0,高电平,t,1,t,2,t,ON,t,OFF,接通时间,t,ON,是指从,u,i,上升沿开始至,i,D,上升到,0.9,I,Dmax,时所经历的时间。,关断时间,t,OFF,是从输入电压,u,i,的下降跳变沿至,i,D,下降到0.1,I,D,max,时所经历的时间。,接通时间和关断时间合称,MOS,管的开关时间。,MOS,管的开关时间比双极型晶体管要长，开关性能较差。,I,Dmax,Sikaoti,思考题,1,3,2,半导体二极管导通和截止时各有什么特点？其开关条件是什么？和理想开关相比，半导体二极管做为开关管主要缺点有哪些？,双极型晶体管的开关条件是什么？为什么说晶体管饱和越深，其开关速度越慢？采取什么措施可提高晶体管的开关速度？,MOS管的开关条件是什么？和双极型晶体管相比较，哪一种开关管的开关特性更好？速度更快？为什么？,2024/9/23,2024/9/23,教学内容,2.2,分立元件的门电路,逻辑门,由开关元件构成的逻辑电路，工作时状态像门一样按照一定条件和规律打开或关闭，被称为,逻辑门,。,逻辑门开,允许信号通过；逻辑门关,信号被阻断。,逻辑门是构成组合逻辑电路的基本单元,，在数字电路中应用十分广泛。,2024/9/23,与门,由二极管、电阻构成的逻辑电路，工作时按照一定条件和规律实现,与逻辑功能,的电路称为,与门,。,分析,与门,电路的工作原理时，电路中的二极管均视为理想二极管：即二极管正向导通时相当一个,0,值电阻，二极管截止时相当一个电阻。,VD,1,VD,2,V,CC,R,VD,3,A,B,C,F,2024/9/23,VD,1,VD,2,V,CC,R,VD,3,与门,A,B,C,F,与门输入至少有一个为低电平,0,时；,0V,3V,工作原理,0V,3V,3V,0V,反偏截止！,与门电路实现了,输入有,0,，输出为,0,的与逻辑功能。,与门输入全部为高电平,3V,时：,3V,3V,与门电路实现了,输入全,1,，输出为,1,的与逻辑功能。,与,门,电路图符号,&,2024/9/23,或门,由二极管和电阻构成的、具有“有,1,出,1,，全,0,出,0,”或逻辑功能的电路称为,或门,。,或门电路的输入至少是两个，输出为一个。为方便于或门工作过程的分析，电路中的二极管均按理想二极管处理：导通时电阻为,0,值，截止时电阻为。,A,B,F,V,CC,2024/9/23,或门,或门输入只要有一个为高电平,1,时；,工作原理,或门电路可实现,输入有,1,，输出为,1,的或逻辑功能。,或门输入全部为低电平,0,时：,或门电路可实现,输入全,0,，输出为,0,的或逻辑功能。,或门,电路图符号,1,A,VD,2,B,V,CC,R,F,3V,0V,3V,反偏截止！,0V,0V,0V,VD,1,2024/9/23,非门,VT,R,C,-,V,BB,+,V,CC,R,B1,R,B2,由三极管、电阻构成的逻辑电路，工作时按照一定条件和规律实现非逻辑功能的电路。,非门中的三极管，工作状态只有导通和截止，当三极管导通时，非门打开信号通过，当三极管截止时，非门关断信号不能通过。非门电路的三极管可以是双极型晶体管，也可以是,MOS,管。,2024/9/23,非门,A,F,非门输入为高电平时：,工作原理,3V,0V,截止！,非门电路实现了,输入为,1,，输出为,0,的非逻辑功能。,非门输入为低电平,0V,时：,0V,非门电路实现了,输入为,0,，输出为,1,的非逻辑功能。,非门,电路图符号,VT,R,C,-,V,BB,+,V,CC,R,B1,R,B2,饱和导通,I,CS,1,I,C,=0,V,CC,2024/9/23,分立元件的复合门,有,0,出,1,；全,1,出,0,F,&,A,B,1,F,与门和非门可构成“,与非,”门,与门,非门,F,&,A,B,与非门,图符号,“,与非”门是“与”门的非，因此：,有,1,出,0,；全,0,出,1,F,1,A,B,1,F,或门和非门可构成“,或非,”门,或门,非门,F,1,A,B,或非门,图符号,“,或非”门是“或”门的非，因此：,2024/9/23,分立元件的复合门,两个与门和或门、非门可构成“,与或非,”门,与或非门,图符号,“,与或非”门的逻辑函数表达式为：,&,A,B,1,F,与门,或门,&,C,D,与门,1,非门,F,&,A,B,&,C,D,1,2024/9/23,分立元件的复合门,F,=1,A,B,异或门,的图符号,F,=1,A,B,异或门的功能用逻辑函数表示为：,同或门,的图符号,同或门的功能用逻辑函数表示为：,Sikaoti,思考题,1,3,2,分立元件构成的基本逻辑门中，与门电路和或门电路突出的不同点是哪些？原理分析的方法相同吗？,三种基本的逻辑门有哪些？试述它们的逻辑功能。,双极型晶体管构成的反相器电路可作为非门使用，MOS管反相器能否做为非门？,2024/9/23,2024/9/23,TTL,集成逻辑门,集成电路简称,IC,。常见的数字集成电路为图示双列直插式芯片。,集成芯片就象确定了输入和输出的“黑盒子”，其内部可能是非常复杂的电路。但对使用者而言，只要掌握查阅器件资料的方法，了解其逻辑功能并能正确使用即可 。,2024/9/23,结构组成,输入级,中间级,输出级,输入,输出,输入级的形式,A,B,F,+,V,CC,VD,1,VD,2,R,A,B,F,-,V,CC,VD,1,VD,2,R,由二极管与门、或门构成的输入电路,2024/9/23,结构组成,输入级,中间级,输出级,输入,输出,输入级的形式,具有单发射极或双发射级构成的三极管输入电路,A,F,+,V,CC,VD,R,A,F,+,V,CC,VD,1,R,VD,2,B,输入级通常用来完成TTL集成逻辑门对输入信号的放大作用,F,2,=A,F,1,=A,+12V,A,R,1,R,2,中间,级,的作用是对传输信号起耦合传递作用并作相应处理,当输入级传送的信,号为高电平时：,饱和导通,I,CS,低电平,高电平,当输入级传送的信,号为低电平时：,I,ES,截止！,I,C,=0,低电平,高电平,高电平,低电平,结构组成,输入级,中间级,输出级,输入,输出,中间级的形式,输出级的作用是完成,TTL,集成门对信号的输出并驱动负载动作,结构组成,输入级,中间级,输出级,输入,输出,输出级的形式,射极输出形式,三态门输出形式,图腾结构输出形式,复合管图腾输出形式,典型,TTL,与非门,电路组成,R,4,R,3,R,5,R,2,R,1,A,B,C,3k,+,V,CC,750,100,300,3k,5V,F,VT,1,VT,2,VT,3,VT,4,VT,5,(,u,o,),(,u,i,),输入级中的多发射极晶体管可看作由多个晶体管的集电极和基极并联构成，作为,TTL,与非门的输入端。,多个发射极的发射结可看作是多个钳位二极管，其作用是限制输入端可能出现的负极性干扰脉冲。,VT,l,的引入，不但加快了晶体管,VT,2,储存电荷的消散，提高了,TTL,与非门的工作速度，而且实现,“与”逻辑,功能。,2024/9/23,典型,TTL,与非门,电路组成,R,4,R,3,R,5,R,2,R,1,A,B,C,3k,+,V,CC,750,100,300,3k,5V,F,VT,1,VT,2,VT,3,VT,4,VT,5,(,u,o,),(,u,i,),中间级又称为倒相极，其作用是从,VT,2,的集电极和发射极同时输出两个相位相反的信号，作为输出级中三极管,VT,3,和,VT,5,的驱动信号，同时控制,VT,4,和,VT,5,工作在两个截然相反的两种状态，以满足输出级互补工作的要求。,三极管,VT,2,还可将前级电流放大以供给,VT,5,足够的基极电流。,2024/9/23,典型,TTL,与非门,电路组成,R,4,R,3,R,5,R,2,R,1,A,B,C,3k,+,V,CC,750,100,300,3k,5V,F,VT,1,VT,2,VT,3,VT,4,VT,5,(,u,o,),(,u,i,),由晶体管,VT,3,、,VT,4,、,VT,5,和电阻,R,4,、,R,5,组成推拉式的互补输出电路。,VT,5,导通时,VT,4,截止，,VT,5,截止时,VT,4,导通。由于采用了推挽输出,(,又称图腾输出,),，该电路不仅增强了带负载能力，还提高了工作速度。,2024/9/23,输入端至少有一个为低电平时的工作情况,3.6V,0.3V,R,4,R,3,R,5,R,2,R,1,A,B,C,3k,+,V,CC,750,100,300,3k,5V,F,VT,1,VT,2,VT,3,VT,4,VT,5,(,u,o,),(,u,i,),0.3V,3.6V,3.6V,低电平对应的,PN,结导通，,VT,1,的基极电位被固定,0.3+0.7=1V,1V,1.4V,5V,显然,VT,1,的集电结反偏，导致,VT,2,、,VT,5,截止。,VT,2,截止时的集电极电位：,V,2C,V,CC,=5V,VT,2,管集电极,+,5V,的电位足以使,VT,3,、,VT,4,导通并处于深度饱和状态。因,R,2,和,I,B3,都很小，均可忽略不计，所以：,3.6V,实现了有,0,出,1,的与非功能,TTL,与非门的工作原理,2024/9/23,输入端全部为高电平时的工作情况,3.6V,0.3V,R,4,R,3,R,5,R,2,R,1,A,B,C,3k,+,V,CC,750,100,300,3k,5V,F,VT,1,VT,2,VT,3,VT,4,VT,5,(,u,o,),(,u,i,),3.6V,3.6V,3.6V,实现了全,1,出,0,的与非功能,TTL,与非门的工作原理,2.1V,1.4V,显然,VT,1,处于,倒置,工作状态，此时集电结做为发射结使用。倒置情况下，,VT,1,可向,VT,2,基极提供较大电流。,深度饱和,深度饱和,VT,2,管深度饱和后，其发射极电流在电阻,R,3,上产生的压降又为,VT,5,管提供足够的基极电流使,VT,5,管饱和导通，从而使与非门输出,F,点的电位等于,VT,5,管的饱和输出典型值,F=0.3V,0.3V,2024/9/23,典型,TTL,与非门,电压传输特性,u,o,/V,u,i,/V,1,2,3,1,2,3,4,A,B,C,D,E,TTL,与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用的输入端应悬空；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载。,2024/9/23,典型,TTL,与非门,电压传输特性,u,o,/V,u,i,/V,1,2,3,1,2,3,4,A,B,C,D,E,U,OH,TTL,与非门主要参数,U,OH,是,被测与非门的一个输入端接地、其余输入端开路时，输出端的电压值。一般,74,系列的,TTL,与非门输出高电平的典型值为,3.6,V（产品规格为,3V,）,。,输出高电平,2024/9/23,典型,TTL,与非门,电压传输特性,u,o,/V,u,i,/V,1,2,3,1,2,3,4,A,B,C,D,E,U,OL,TTL,与非门主要参数,U,OL,是被测与非门一输入端接,1.8,伏、其余输入端开路、负载接,380,等效电阻时，测得输出端的电压值。典型值是,0.3V,（产品规格为,0.35,V）,。,输出低电平,2024/9/23,典型,TTL,与非门,电压传输特性,u,o,/V,u,i,/V,1,2,3,1,2,3,4,A,B,C,D,E,TTL,与非门主要参数,关门电平,U,OFF,：输出为,0.9,U,OH,时所对应的输入电压称关门电平,U,OFF,。典型值为,1V,（产品规格为,0.8,V）,。,U,OFF,2024/9/23,典型,TTL,与非门,电压传输特性,u,o,/V,u,i,/V,1,2,3,1,2,3,4,A,B,C,D,E,TTL,与非门主要参数,开门电平,U,ON,：输出为,0.35V,时所对应的输入电压称开门电平,U,ON,。典型值为,1.4V,（产品规格为,1.8,V）,。,U,ON,除此之外，还有阈值电压,U,TH,和扇出系数,N,O,等,2024/9/23,集电极开路的,TTL,与非门,R,1,A,B,C,R,2,+,5,V,VT,1,VT,2,R,3,VT,5,F,(,u,o,),(,u,i,),VT,3,VT,4,R,4,R,5,OC,门的电路形式,R,L,+,V,S,图符号,&,2024/9/23,当,OC,门输入全为高电平时,OC,门输入只要有一个为低电平时,R,1,A,B,C,R,2,+,5,V,VT,1,VT,2,R,3,VT,5,F,(,u,o,),(,u,i,),R,L,+,V,S,OC,门可实现,与非,功能,实现了全,1,出,0,的与非功能,0.3V,3.6V,3.6V,3.6V,0.3V,+,V,S,实现了有,0,出,1,的与非功能,工作原理,2024/9/23,普通的,TTL,与非门不允许直接驱动供电电压高于,+5V,的负载，而实际应用中经常会碰到这种情况；实际应用中有时还需要把若干个与非门的输出直接连在一起实现多个信号的与逻辑关系，具有图腾结构的,TTL,与非门无法做到。集电极开路的与非门,OC,门的开发解决了上述问题。,为什么开发,OC,门,2024/9/23,F,OC,门可实现,线与,功能,A,B,F,1,&,C,D,F,2,&,R,L,+,V,S,线与,2024/9/23,OC,门可用于数字系统接口部分的电平转换,A,B,F,&,R,L,+,12,V,A,B,F,&,V,S,OC,门可用来直接驱动负载,2024/9/23,三态门（,TSL,）,三态门简称作,TSL,门，是在普通,TTL,与非,门的基础上，加上使能控制信号和控制电路构成的。,EN,VD,2,VD,1,R,2024/9/23,EN,A,B,F,1,0,0,1,1,0,1,1,1,1,0,1,1,1,1,0,0,高阻态,三态门的真值表,三态门,使能端无效时，具有与非门功能；若使能端有效，则将无论输入如何,，,输出均为高阻态。,2024/9/23,利用三态门可以实现总线结构,图,示总线结构中,，,只要,工作时控制各个三态门的门控端,EN,轮流,为有效态,，而且任何时候仅有一个,为有效态,，各三态门的输出信号,在,公共传输总线上,就会,轮流,输送,而互不干扰,。,2024/9/23,另外，三态门还可做成单输入、单输出的总线驱动器。,利用三态门还可以实现数据的双向传输,当EN,为有效态时,，G,1,工作而G,2,为高阻态，数据D,0,经G,1,反相后送到总线上去；当EN,为无效态,时，G,2,工作而G,1,为高阻态，来自总线的数据经G,2,反相后由D,1,送出。,2024/9/23,ECL,门电路,ECL,门,ECL门电路是一种非饱和型高速数字集成逻辑门，其平均传输延迟时间可在2ns以下，是目前双极型电路中速度最高的。,ECL,门的特点：在工作过程中，不进入饱和区，电路无存储时间，因而速度非常高；此外，,ECL,基本单元具有或及或非两个输出端，灵活性强，易于构成各种复杂的逻辑电路。缺点是功耗大、逻辑摆幅小，抗干扰能力差。,2024/9/23,ECL,门的,基本单元,V,C2,=,V,I,单变量分相器,由基本单元可知：,ECL,门电路的输入无论是高电平还是低电平，,ECL,基本单元中的两个三极管都不会进入饱和区，均工作在放大区，因此门的速度得到很大提高。,目前,ECL,电路,仅,用,于中、小规模,的,高速,和,超高速,的,集成电路中,2024/9/23,TTL,集成电路的改进系列,为了提高电路的工作速度和降低功耗，在,74,系列的基础上，人们相继研制出了一系列改进型,TTL,集成电路。,74,H,系列,改进措施,一是在输出级采用了达林顿结构，这种结构进一步减小了门电路输出高电平时的输出电阻，从而提高了对负载电容的充电速度,。,二是将所有电阻的阻值降低了几乎一半，电阻的减小不仅缩短了电路中各结点电位上的上升时间和下降时间，也加速了三极管的开关过程,。,2024/9/23,肖特基,三,极管的开启电压很低，,当肖特基二极管构成的集电结,进入正向偏置,时,首先导通，将正向电压钳位在,0.30.4V,，,从而有效地制止了三极管进入深度饱和,，大大提高了集成电路的开关速度,。,但是，,74S,系列由于采用抗饱和三极管和减小了电路中的电阻，使得电路的功耗加大，导致电路输出低电平的升高,，一般,达,0.5V,左右。,因此，实用中也不太理想。,74,S,系列,肖特基,为降低功耗，大幅度地降低了集成电路内部各个电阻的阻值，同时将,R,5,原来接地的一端改接到输出端，改进后的,74LS,系列集成电路的,功耗仅为,74,系列的五分之一，,74H,系列的十分之一。,2024/9/23,为了缩短传输延迟时间，提高开关工作速度，在采用肖特基抗饱和三极管的基础上又进一步改进，使得,74LS,系列集成电路的,传输延迟时间只有,74,系列的五分之一，,74S,系列的三分之一。,74,S,系列,肖特基,实用中需注意,在不同系列的,TTL,器件当中，只要器件型号的后几位数码相同，则它们的逻辑功能、外形尺寸、引脚排列就完全一样,。,2024/9/23,TTL,集成逻辑门的使用注意事项,集成电路,又称为有源器件，加电才能工作。同一芯片可能集成多个门，但各门均共源、共地。连接时,电源的正极和地,端,不,允许,接反,，,为防止干扰，,通,常,应,在电源输入端接入,10F,100F,的滤波电容,。,数字逻辑电路和强电控制电路要分别接地，避免强电控制电路在地线上产生干扰。,在电源接通时，严禁插拔集成电路，因为电流的冲击可能造成集成芯片的永久性损坏。,电源,2024/9/23,输入引脚,TTL集成电路芯片的输入端口为与逻辑关系时,，,多余的输入端可以悬空或通过一只1k10k的电阻接电源正极，在前级驱动能力允许时，也可并接到一个已被使用的高,电平,输入端上。,TTL,门输入端口为或逻辑关系时，闲置的输入端可以接低电平或直接接地，在前级驱动能力允许时，也可并接到一个已被使用的低,电平,输入端上。,对于与或非门中不使用的与门，该与门至少有一个输入端接地。,2024/9/23,输出引脚,输出端不允许直接,与,电源或地,相接,，否则可能使输出级的管子因电流过大而损坏,。,输出端可通过上拉电阻与电源正极相连，使输出高电平提升。,多个,图腾结构,的,TTL,与非门,，,输出端不能直接并联。,OC,门的,输出端可以并联使用以实现线与,逻辑。,OC,门的,公共输出端和电源正极之间应接负载电阻。,当集成,电路的输出端接容性负载时，应在电容之前接,2.7k,的,限流大电阻，避免在开机的瞬间，出现较大的冲击电流烧坏电路。,2024/9/23,思考题,1,3,2,TTL,与非门如有多余输入端能不能与“地”相接？,TTL,或非门如有多余输入端能不能与,5V,电源相接或悬空？,试述图腾结构的,TTL,与非门和OC门的主要区别是什么？,三态门和普通,TTL,与非门有什么不同？主要应用在什么场合？,Sikaoti,5,何谓“线与”？哪一种逻辑门能实现“线与”逻辑？,4,试通过实验记录。用内阻为20k/V的万用表测量74LS00集成芯片中的一个门，在下列各种情况下：,（,1,）其它输入端悬空；,（,2,）其它输入端接,5V,电源；,（,3,）其它输入端有一个接地；,（,4,）其它输入端有一个接,0.3V,。,测量该集成逻辑门上一个悬空输入端的电压，观察测量值为多少V？,2024/9/23,MOS,集成逻辑门,CMOS,门的基本单元主要有反相器和传输门。,当,u,i,0V,为低电平时,CMOS,反,相,器,当,u,i,V,DD,为高电平时,V,DD,0V,截止！,反相器电路实现了,输入为,0,，输出为,1,的非门逻辑功能。,导通！,V,DD,0V,截止！,导通！,反相器电路实现了,输入为,1,，输出为,0,的非门逻辑功能。,若使导电沟道形成，,V,DD,必须大于两管的开启电压之和,2024/9/23,当控制端,CP,为,高电平,1,时，传输门导通，数据从输入端传输到输出端。,CMOS,传输门,当控制端,CP,为,低电平,0,时，传输门关闭，禁止传输数据。,工作原理,一个,PMOS,管和一个,NMOS,管并联,后,，,可,构成,一个,CMOS,传输门,2024/9/23,CMOS,与非门,电路组成,两个驱动管VT,N1,和VT,N2,相串联，两个负载管VT,P1,和VT,P2,相并联。VT,P1,和VT,N1,与VT,P2,和VT,N2,分别构成一对反相器。,2024/9/23,CMOS,与非门,工作原理,当输入,A,、,B,中有一个为低电平,0,时,0V,“,1,”,阻断,导通,0V,阻断,导通,阻断,导通,电路实现了,输入有,0,，输出为,1,的与非逻辑功能。,“,1,”,当输入,A,、,B,全为低电平,0,时,2024/9/23,CMOS,与非门,工作原理,A,、,B,全部为高电平时,“,1,”,“,1,”,导通,阻断,导通,阻断,“,0,”,电路实现了,输入全,1,，输出为,0,的与非逻辑功能。,2024/9/23,CMOS,或非门,电路组成,两个驱动管VT,N1,和VT,N2,相,并,联，两个负载管VT,P1,和VT,P2,相,串,联。,2024/9/23,CMOS,或非门,工作原理,当输入,A,、,B,中有一个为高电平,1,时,“,0,”,导通,阻断,导通,阻断,导通,阻断,电路实现了,输入有,1,，输出为,0,的或非逻辑功能。,“,0,”,当输入,A,、,B,全为高电平,1,时,“,1,”,“,1,”,2024/9/23,CMOS,或非门,工作原理,A,、,B,全部为低电平时,电路实现了,输入全,0,，输出为,1,的或非逻辑功能。,“,0,”,“,0,”,阻断,导通,阻断,导通,“,1,”,2024/9/23,CMOS,逻辑门特点及使用注意事项,CMOS,逻辑门的,特点,01,02,03,04,05,06,CMOS,逻辑门,静态功耗非常小，,仅,有几个,W,，,因此使用,CMOS,集成门制作的设备成本低。,CMOS,门,集成度高，由于只有多子导电，所以热稳定性好、抗辐射能力强。,输入阻抗极高，通常可达,10,8,。,CMOS,电路的抗干扰能力强，适合于特殊环境下工作。,CMOS,电路,的电源电压允许范围宽。约,为,318V,，十分方便于电路电源电压的选择。,CMOS,电路的逻辑摆幅大。,V,OL,=0V,V,OH,V,DD,。,扇出能力强,，,带同类门电路的个数,多,。低频时,CMOS,门几乎不考虑扇出能力问题；高频下扇出系数与工作频率有关。,2024/9/23,CMOS,逻辑门的使用注意事项, CMOS,集成电路的电源电压极性不能接反，否则会造成电路永久性失效。,CMOS,集成门电路的电源电压选择得越高，电压的抗干扰能力就越强，但是，电源电压的选择最大不允许超过极限值,18V,。,为防止通过电源引入干扰信号，应根据具体情况对电源进行去耦和滤波。,电源,2024/9/23,CMOS,逻辑门的使用注意事项,注意输入端的静电保护。开机,时应,先接通电路板电源，后开信号源电源；关机时先关信号源电源，,再,断开电路板电源。严禁带电插拔器件。,CMOS,集成电路闲置不用的输入端不能悬空；与门和与非门闲置输入端应接高电平；或门和或非门的闲置输入端应接地。通常闲置输入端不宜与使用输入端并联使用，,输入引脚,2024/9/23,CMOS,逻辑门的使用注意事项,同一芯片上的,CMOS,门在输入相同时，,为增大负载能力，,输出端可以并联使用；输出端不允许与电源或地端直接相连，否则造成输出级的MOS管因过电流而损坏；为保证管子不因大电流而烧损，应在输出端和电容之间串接一个限流电阻。,CMOS,集成电路应注意输入电路的过流保护。,输出引脚,2024/9/23,思考题,1,3,2,CMOS反相器、CMOS漏极开路的OD门和CMOS三态门，它们的输出端可以并联使用吗？为什么？,CMOS,传输,门,具有哪些用途,？,CMOS,集成电路具有什么特点,？,Sikaoti,5,为什么说,CMOS,集成电路比,TTL,集成电路的静态功耗低？抗干扰能力强？,4,为什么说,CMOS,集成电路比,TTL,集成电路的静态功耗低？抗干扰能力强？,2024/9/23,CMOS,门电路驱动,TTL,电路,将同一芯片上的多个,CMOS,与非门,或者或非门,并联,使用,，以增大输出电流,，从而,满足,TTL,电路输入低电平大电流的需求，以推动,TTL,电路。,在,CMOS,电路输出端及,TTL,电路输入端之间接入一个,CMOS,驱动器，以此来增大,CMOS,电路的输出电流。,2024/9/23,TTL,门电路驱动,CMOS,电路,当,TTL,驱动,CMOSHCT,系列时，,为了克服,电压参数兼容,问题,，,通常采用,上拉电阻,R,p,接到,V,DD,，,可将,TTL,输出高电平电压升至约,5V,，上拉电阻的取值,由,负载数目及,TTL,和,CMOS,的电流参数,决定,。,2024/9/23,门电路带负载时的接口电路,带拉电流负载的接口电路,1,LED,R,输入信号,V,CC,带灌电流负载的接口电路,1,LED,R,输入信号,CMOS,反相器,2024/9/23,机电性负载的接口电路,2024/9/23,多余输入端的处理问题,处理原则,对于,TTL,电路：逻辑,1,输入端子的处理，可利用反相器将输入端接地，或通过,13k,的,上拉电阻与正电源相接；逻辑,0,输入端子的处理是将其直接接地。,对于,CMOS,电路：逻辑,1,输入端子的处理，可直接接正电源,V,DD,；对于逻辑,0,输入端子可根据需要直接接地。,处理多余输出端时不能影响输入与输出之间的逻辑关系是前提,2024/9/23,去耦离合器,用,10100,F,的大电容器与直流电源并联，以滤除不需要的多余频率成分。对于每一个集成芯片还应加接,0.l,F,的电容器，以滤除开关噪声。,2024/9/23,接地和安装工艺,将电源“地”与信号“地”分开，先将信号“地”汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形的大电流引到某数字器件的输入端而导致系统正常的逻辑功能失效。此外，当系统中兼有模拟和数字两种器件时，同样需将二者的“地”分开，然后再选用一个合适的共同点接地，以免除电源“地”和信号“地”之间的影响。必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者的“地”恰当的连接在一起。,2024/9/23,Sikaoti,思考题,1,2,用,CMOS4000,系列门电路驱动,TTL,负载门时，为了满足,TTL,负载门较大电流的需求，通常可采用什么方法解决？,TTL门电路驱动CMOS门电路时，如果电源不兼容时，通常采用什么方法解决兼容问题？,本章内容,结束,2024/9/23,