资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第六章 半导体器件集成工艺,晶圆,电路设计,掩模,IC 生产厂房,测试,封裝,最后测试,热氧化,图形曝光,刻蚀与光刻胶剥离,离子注入与光刻胶剥离,金属,化,化学机械抛光,介质薄膜沉积,晶圆制造流程图,薄膜技术,分立器件,：,主要应用在微波，光电和功率器件方面。如碰撞电离雪崩渡越时间二极管（IMPATT）用作微波 产生器，半导体激光器和发光二极管作为光源，可控硅器件作为高功率的开关。,集成器件,：,大部分的电子系统是将有源器件（如晶体管）和无源器件（如电阻，电容和电感）一起构建在单晶半导体上，通过金属化的形式互连而构成集成电路。,半导体器件按照结构可以分为：,1.降低互联的寄生效应，因为具有多层金属连线的集成电路，可大幅度降低全部的连线长度。,2.可以充分利用半导体晶片的空间和面积，因为器件可以紧密布局在IC芯片内。,3.大幅度降低制造成本，因为打线连接是项既耗时又容易出错的工作。,相对于通过打线连接的分立器件，集成器件具有如下优点：,IC制造中关键工艺：,材料生长：,涉及导体/绝缘体/半导体,常用方法：热氧化/CVD/PVD/旋涂/电镀,表面改性：,化学性能、电学性能、PN结,图像转移：,光刻(lithograph),材料清除：,湿法刻蚀(,wet etch,),干法刻蚀 (,RIE, Reactive Ion Etch,),化学机械抛光(,CMP, Chemical Mechanical Polish),分立器件典型：pn结的简化制备工艺,8.Al薄膜沉积,n-type,1.N型Si 衬底,2.氧化,SiO,2,3.涂敷光刻层,光刻胶,UV Light,4.光刻,n,n,n,5. 显影,6.刻蚀,p,n,n,n,p,p,n,p,7.离子注入,p,n,p,9.pn结形成,Al接触,分立器件典型：LED结构,Active Layer,5-period In,0.3,Ga,0.7,N/GaN SLs (2.5nm/4.0nm),Transparent electrode,P electrode,N electrode,Blue InGaN/GaN multi-quantum well LED structure,N-type GaN: Si 3-4m,Substrate Sapphire or Si,P-type Al,0.1,Ga,0.9,N:Mg 100nm,P-type GaN:Mg 0.5m,GaN buffer layer: 30nm,2.5nm InGaN,4.0nm GaN,Ec,1,Ec,2,Ev,1,Ev,2,Ec,Ev,量子阱LED能带结构图,1150,o,C,550,o,C,1050,o,C,760,o,C,1130,o,C,1050,o,C,Temp.,NH,3,TEGa,TMAl,TMIn,Buffer,N-type GaN,InGaN/GaN,Quantum well,P-AlGaN,P-GaN,生长过程示意图,比较而言，集成器件的工艺更加复杂。,集成工艺根据所制备部分的功能不同可分为如下三个部分：,1.器件制作：,有源器件，无源器件,2.器件隔离：,p-n结隔离，介质隔离,3.器件互连：,接触，互连金属，互连介质,p,+,Si衬底,外延p-Si,n,+,n,+,漏极,源极,SiO,2,多晶硅,SiO,2,Al,多晶硅栅极,Al,介质SiN,SiN,SiO,2,SiO,2,介质SiO,2,栅氧化层,场氧化,集成器件典型：CMOS结构,N沟道增强型MOSFET剖面图,NMOS器件衬底选择,：型，轻掺杂（约10,15,cm,-3,)，(100)晶向，抛光的Si晶片。,1.形成氧化层隔离：LOCOS技术（硅的局部氧化）。,先生长一薄氧化层，接着淀积氮化硅层。有源区域是利用抗蚀剂作为掩蔽层定义出的。然后通过氮化物和氧化层的组合物进行离子沟道阻断注入。接着，刻蚀掉未被抗蚀剂覆盖的氮化硅层，剥离抗蚀剂，置入氧化炉，生长氧化层。,2.生长栅极氧化层及调整阈值电压：,先去除有源区域上的氧化硅和氮化硅的组合物，然后生长一层薄的栅极氧化层。注入杂质离子到沟道区域来调整阈值电压。,3.形成栅电极:,先淀积多晶硅，再用P的扩散或离子注入，将多晶硅变成高浓度掺杂，使其薄层电阻达到典型的20-30,/。更高集成度采用金属硅化物作为栅极。,4.形成源极和漏极：,在栅极图形完成后，栅极可用作 As离子注入形成源极和漏极时的掩蔽层，因此源极和漏极对栅极而言具有自对准的效果。所以唯一造成栅极-漏极重叠的因素是由于注入离子的横向散布。如果在后续工艺中使用低温工艺则将横向过三降至最低。,5.金属化：,先淀积磷硅玻璃在整片晶片上，接着通过加热晶片，使其流动以产生一个平坦表面。之后，在磷硅玻璃上定义和刻蚀接触窗，然后淀积金属层并定出图形。,栅极的接触通常被安置在有源区域之外，以避免对薄栅极氧化层造成的损害。,CMOS剖面图:,由两个不同沟道的MOSFET连接构成,Ti,TiN,TiSi,2,BPSG（ 含硼及磷的硅化物）： BPSG乃介于Poly之上、Metal之下，可做为上下两层绝缘之用，加硼、磷主要目的在使回流后的Step较平缓，以防止Metal line溅镀上去后，造成断线。,在任一逻辑状态下（0或1），在由VDD到接地间的串联电路上，有一个器件是不导通的。因此，在任一逻辑状态下，都具有小的漏点流，只有在开关状态时，才会有明显的电流流过CMOS反相器。因此，平均损耗相当小。当集成度提高时，功率损耗成为主要限制因素，因此，CMOS得到了广泛应用。,CMOS工艺中，需要在n型衬底上形成p型阱制作NMOS，所以制作CMOS电路的工艺步骤是NMOS电路的两倍，需要在工艺复杂性与降低功率损耗之间有所取舍。,
展开阅读全文