运算放大器及频率补偿分解课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,模拟,CMOS,集成电路设计,Design of Analog,CMOS Integrated Circuit,Institute of VLSI Design, Hefei U.of Tech,第五讲,运算放大器及频率补偿,1,5.1,概述,5.2,单级运放,5.3,两级运放,5.4,增益的提高,5.5,共模反馈,5.6,输入范围,5.7,转换速率,5.8,电源抑制,5.9,运放的频率补偿,5.10,运放的设计,2,5.1,概述,一、运放定义,高增益的差动放大器，通常增益范围在,10,1,10,5,。,运放一般用来实现一个反馈系统，其开环增益大,小根据闭环电路的精度要求来选取；,环路,增益,A越大，,Y/X,对,A,的变化越不,敏感，通过增加或,A,使闭环,增益更加精确。,闭环增益,误差,3,二、性能参数,1,、增益,?,运放的开环增益确定了使用运放反馈系统的精度。,?,高开环增益对于抑制非线性是必须的。,2,、小信号带宽,?,当运放工作频率增加，开环增益下降，反馈系统误差,加大。,?,通常定义为单位增益频率，指运放开环电压增益下降,到,1,（或,0dB,）时的频率。,也可以规定,3dB,频率,f,3dB,。,在运放的整体设计中需对各参数进,行折衷考虑。,对于单极点系统，,A(s,）,=A,0,/,（1+s/,0,），,0,是,3dB,带宽，,A,0,0,是增益带宽积（,GBW,），决定闭环系,统的时间常数。,4,3,、输出摆幅,?,使用运放的多数系统要求大的电压摆幅以适应大范,围的信号值。,?,对大输出摆幅的需求使全差动运放使用十分普遍。,4,、线性度,?,开环运放有很大的非线性，如漏电流和输入电压之,间的非线性。,?,提高线性度的方法：,采用全差动实现方式抑制偶次项谐波；,使用闭环系统，并提供足够的开环增益以达到足够,的精度。,5,、噪声与失调,?,确定了能被处理的最小信号电平。,噪声和输出摆幅之间的折衷：,电流不变，过驱动电压降低,以提高输出摆幅，跨导增加，,漏电流噪声增加。,电压输出摆幅和器件尺寸、偏置电流、速度相,关，相互牵制，在设计时需全面考虑,大尺寸或大的偏置电流其噪,声和失调较大,5,6,、电源抑制,电源噪声会影响运放的性能，因此全差动结构更受欢,迎。,5.2,单级运放,简单运放结构,前面研究的全部差动放大器均称,为运放。,注意两个,电路极点,区别,低频小信号增益：,(,),mN,oN,oP,g,r,r,稳定性比较,镜像,极点,6,“套筒式”共源共栅运放,要得到高增益，采用共源共栅结构,单端,输出,增益数量级约为：,以减小输出摆幅，增加极点为代价。,全差动电路输出摆幅：,镜像极,点,7,套筒式运放的另一个缺点：,很难将输入输出短接，以形成单位增益缓冲器。,什么条件下，,M2,和,M4,工,作在饱和区？,M,2,饱和,M,4,饱和,输出电压摆幅：,小于阈值电压,8,套筒式共源共栅运放的缺点是较小的输出摆幅，以及,很难将输入输出短接以形成单位增益缓冲器。,折叠式共源共栅运放可以减小以上不利因素。,最小值可,以是,0,电位,最大值可,以是,Vdd,折叠共源,共栅尾电,流源,NMOS,共,源共栅,PMOS,共,源共栅,9,PMOS,为输入对管的折叠式共源共栅运放结构,notice,：,（,1,）,I,SS1,=I,SS,/2+I,D3,，折叠结构消耗更大的功率。,（,2,）输入共模电平需大于,V,b1,-V,GS3,+V,THP,，,允许,将输入和输出短接,。,输入对,管尾电,流源,折叠共源,共栅尾电,流源,10,折叠式共源共栅运放的特点：,（,1,）大的输出摆幅,DD,OD3,OD5,OD7,OD9,单边输出摆幅：V,-(V,+V,+,V,+,V,),比套筒式共源共栅运放的单边输,出摆幅小了一个尾电流源的过驱,动电压。,M,5,、,M,6,流过电流大，若器件,尺寸小，需要较大的过驱动电压。,（,2,）小信号增益,:,1,3,3,3,1,5,7,7,7,9,(,),(,|,)|(,),v,m,m,mb,o,o,o,m,mb,o,o,A,g,g,g,r,r,r,g,g,r,r,?,?,?,?,M5,减小了输出阻抗,增益是,NMOS,套筒,式共源共栅运放的,1/31/2,折叠点,X,点的极点由于具有,更大的电容，更靠近原点。,11,x,3,3,1,C,(,),m,mb,g,g,?,与,乘积,NMOS,为输入对管的折叠式共源共栅运放结构,与,PMOS,作为输入管的结构相比，,NMOS,作为输入管的折,叠,cascode,运放可以提供更高的增益，但其折叠点上的极点,更低（,M3,跨导低，此外，对于相同电流，,M5,的尺寸要更,大，电容就更大）。,12,与套筒式共源共栅运放相比，折叠式共源共栅运放：,输出摆幅大些，但具有较大的功耗、更低的增益和较低的极,点频率。,此外，由于输入、输出可以短接，输入共模电平更容易选择，,获得更为广泛的应用。,（,3,）输入共模电平接近电源的一端电压（,VDD,或,VSS,）,输入共模,电平可以,等于,VDD,以,PMOS,管为输入对管时，输入共模电平可以为,0,电平。,13,套筒式和折叠式共源共栅运放也可以设计成单端输出。,V,OUT,最大值：,VDD,（,2V,OD,+Vth,）,V,OUT,最大值：,VDD-2V,OD,共源共栅,电流镜,14,单端输出运放（,a,）与全差动运放（,b,）相比，存在缺点：,1,、仅能提供输出摆幅的一半；,2,、包含镜像极点，不如（,b,）稳定。,尽管全差动结构需要反馈环路来确定输出共模电,平，还是全差动结构更好！,15,5.3,两级运放,单级运放的缺点：,1,、增益被输入对管跨导与输出阻抗的乘积所限制；,2,、要获得高增益，如采用共源共栅结构，则限制输出摆幅。,采用两级运放，将增益和摆幅的要求分开处理：,1,、第一级提供高增益；,2,、第二级提供大的输出摆幅。,第二级采用简单的共源级，以提,供最大的输出摆幅。,16,m1,2,o1,2,o3,4,m5,6,o5,6,o7,8,第一级增益,g,(r,r,),第二级增益,g,(r,r,),1,2,V,V,A,A,A,?,单边输出摆幅为：,总增益与共源共栅结构相当,17,要获得高增益，第一级可以采用共源共栅结构。,18,两级运放也可以提供单端输出。,方法之一是将两个输出级的差,动电流转换成单端电压：,维持了第一级的差动特性；,若将输出与输入短接，形成,单位增益缓冲器，,其缺点：,V,OUTmin,=V,GS2,+V,ISS,，,限制了输出摆幅。,能否级联比两级更多的级数来获得更高的增益？,每级运放引入至少一个极点，多级运放很难,保证系统的稳定性。,很少用多于两级的运放。,19,5.4,增益的提高,增益的提高可以通过进一步提高输出阻抗，而不是增,加共源共栅器件！,一个有效的方法：通过反馈增大输出阻抗,电流电压反馈，提高,输出电阻。,强制,Vx=Vb,，驱动,M2,栅极，,M2,漏极电压的变,化对,Vx,的影响减小，输,出阻抗更高,等效为一个,反馈电阻,检测电流,并转换为,电压,直流偏置,辅助放大器,20,调节型共,源共栅,调节型共源共栅,1,3,03,2,02,01,g,(,)(,),V,m,m,m,A,g,r,g,r,r,?,?,类似于三层共源共,栅的增益,调节型共源共栅：,V,outmin,=V,OD2,+V,GS3,普通共源共栅：,V,outmin,=V,OD2,+V,OD1,辅助放大器减小了,输出摆幅。,对于小,信号，,V,b,=0,增益,为负还,是为正？,01,2,1,2,02,3,03,(,1),out,m,o,o,m,R,r,A,g,r,r,r,A,g,r,?,?,?,?,?,21,将调节型共源共栅应用于差动共源共栅结构中：,在差动共源共栅级中采用调节型共源共栅提高输出阻抗,最小输出电压为：,V,OD3,+V,GS5,+V,ISS2,，输出摆幅比差,动共源共栅结构小一个阈值电压,摆幅的限制来,源于增益提高,放大器中的,NMOS,差动对,X,、,Y,为,全差动,信号,M5,、,M6,差动对尾,电流源,22,PMOS,折叠式共源共栅,的最小输入共模电压,可为,0,对于,PMOS,差动对，,V,X,和,V,Y,的共模输入电压可为,0,，,对于该电路，,V,X,和,V,Y,电压,最小电压为：,min,3,out,od,X,V,V,V,?,?,min,3,1,1,out,od,od,ISS,V,V,V,V,?,?,?,最小输出电压：,相当于四层共源,共栅结构,5,7,7,0,5,(,(,),),m,m,o,ss,o,A,g,g,r,r,r,?,?,1,3,3,1,1,5,7,7,0,5,3,3,1,(,(,),),m,m,o,o,m,m,m,o,ss,o,m,o,o,AV,g,Ag,r,r,g,g,g,r,r,r,g,r,r,?,?,?,?,?,?,和差动共源共栅,结构相当,23,调节型共源共栅技术可用到共源共栅运放的电流源,负载上：,套筒式共源共栅,折叠式共源共栅,提高输出阻抗、,增益,A,1,采用,PMOS,差动对,A,2,采用,NMOS,差动对,24,性能比较：,没有一种结构在所有性能指标上都能达到最优，设,计时根据具体的性能要求来选择最合适的结构,25,5.5,共模反馈,全差动电路相对于单端电路的优点：,?,更大的输出摆幅；,?,避免了镜像极点，达到更高的闭环速度。,然而，全差动电路需要“共模反馈”（,CMFB,）。,？,NMOS,电流镜,确定的,ISS,和,PMOS,电流镜,确定的,ID3,4,不,匹配,输入输出共模电平均为,V,DD,-,I,SS,R,D,/2,实际上,NMOS,电流镜和,PMOS,电流,镜存在失配，从而引起输出电压,的变化,输入输出共,模电平如何,确定,差动,负反,馈,26,电流源失配会引起输出共模电压的变化：,由于,NMOS,电流镜确定的,I,SS,和由,PMOS,电流镜确定的,I,D3,4,存在不匹配，将产生（,I,P,-I,N,),（,R,P,|R,N,),的输出电压变化。,差动反馈不能确定共模电压，全差动电路需要共模反馈！,27,2012.11.28,晚,必须增加共模反馈网络监测两输出端的共模电平，并,调节运放的偏差电流。,CMFB,反馈电路完成：,检测输出共模电平,和参考电压进行比较,将误差送回放大器偏置网络，,调节偏置电流。,28,1,、检测输出共模电平：,R,1,和,R,2,必须比运放的输出阻抗,大得多，否则会引起运放增益,的下降。,29,（,1,）采用源跟随器和电阻检测输出共模电平,要消除阻性负载影响，可以在两个输出端与检测电阻间插入,源跟随器。,电压平移,V,GS,，具有高输入阻抗,30,缺点：,1,、减小了输出摆幅（减小了一个阈值电压）；,2,、,R,1,和,R,2,，或,I,1,和,I,2,必须足够大，以保证输出端出,现大的差动摆幅时，,M,7,和,M,8,不会“挨饿”。,2,1,out,out,V,V,2,1,1,2,(,),(,),out,out,X,V,V,I,R,R,?,?,?,若,R,1,+R,2,或,I,1,不够大，,I,X,相对于,I,1,足够大，因此,I,D7,近似为,0,。,此时，,V,out,CM,不代表实际的,共模输出电平。,31,（,2,）采用工作在线性区的,MOS,管检测输出共模电平,M7,、,M8,工作在深线性区，,在,P,点引入的总电阻为：,1,2,(,),n,OX,CM,TH,W,C,V,V,L,?,?,?,缺点：,V,out,，,min,=V,TH,，减小了输出摆幅；,M7,、,M8,保持工作在线性区较困难,32,2,、反馈并控制输出共模电平,比较电路，将检测的,V,out,CM,与参考,电压,进行比,较，以负反馈的形式加到,NMOS,电流源上。,若,V,out,，,CM,增加，尾电流增加，,M,5,、,M,6,漏电流减小，使,V,out,CM,变小。,33,检测共,模电压,当,V,out1,、,V,out2,增加时，,V,P,电压减小，尾电流源,电流增加，输出共模电平,下降。,全差动两级运放需要,两个,CMFB,网络，每,一级输出需要一个！,V,out,CM,对器件的哦,工艺参数以及,V,b,的,值比较敏感,34,5.6,输入范围限制,输入共模电平在某些应用中要求有宽的输入摆幅,输入摆幅接,近输出摆幅,输出摆幅的限制由输入差动对确定，而,不是由共源共栅支路确定。,V,in,min,V,out,min,=V,GS2,+V,ISS,，,比共源共栅,支路,所允许的最小电压大一个阈值电,压。,35,如何扩展输入共模范围？,将,NMOS,差动对和,PMOS,差动对结合起,来。,36,5.7,转换速率（,slew rate,，,SR,，压摆率）,?,反馈电路中的运放会出现“转换”的大信号特性。,?,转换速率：又称压摆率，是指在大幅度阶跃信号输入,情况下，输出电压的最大变化率。,V,in,为幅值为,V,0,的阶跃输入信号,阶跃响应的斜率正比于输出的终值。,对于大的阶跃输入，输出则更陡。,SR=,out,dV,dt,37,对于一个由运放构成,的线性反馈系统,斜率正比于终值，,为“线性稳定”。,对于小的输入阶,跃，输出响应遵,循指数规律。,38,而对于大的输入阶跃，输出表现为具有不变的斜率。,这种情况下的运放为转换状态。此时输出响应的斜,率为“转换速率”。,大信号转,换状态,小信号放,大状态,39,运放小信号工作状态,随着电流对,CL,的不断充电，,X,点电压逐渐上升，,差动对为工作状,态,40,?,当,V,大到只使,M,1,导通，而,M,2,关断，若忽略被,R,1,、,R,2,抽取的电流，则产生斜率为,I,SS,/C,L,的斜坡输出。,?,只要,M,2,维持关断，反馈环路则保持断开，对,C,L,的充电,电流不变，且与,V,in,无关。,?,随着,V,out,上升，,V,X,上升，,M,2,导通，电路离开转换状态，,回到小信号工作状态（放大器状态）。,/,/,/,out,SS,L,out,SS,L,V,I,C,S,dV,dt,I,C,?,?,41,/,/,/,out,SS,L,out,SS,L,V,I,C,S,dV,dt,I,C,?,?,?,?,?,转换是一种非线性现象，在转换过程中，输出的变化表,现出与输入无关的斜率。,?,在处理大信号的高速电路中，转换是一种不希望的现象，,它会限制大信号速度，而且转换期间，输入输出呈非线性关系，,输出会变现很大的失真。,42,图示反馈放大器的转换速率,对于大的正阶跃信号，,转换速率,:,1,2,1,2,/,/(,),SS,I,C,C,C,C,?,对于大的负阶跃信号，,转换速率,:,1,2,1,2,/,/(,),SS,I,C,C,C,C,?,?,43,全差动套筒式运放的转换速率,当施加大的正阶跃电压，,V,out1,、,V,out2,为斜率,I,SS,/2C,L,的斜率。,V,out1,-V,out2,转换速率为,-I,SS,/C,L,；同理，施加大的,负阶跃电压，,V,out1,-V,out2,转换速率为,+I,SS,/C,L,。,44,单端输出折叠式运放的转换速率,正转换速率为：,/,SS,L,I,C,若,I,P,I,SS,，转换速率和,I,P,无关，实际上取,I,P,I,SS,。,45,5.8,电源抑制,运放的电源线通常含有噪声，电源抑制比可以衡量对,电源噪声的抑制程度。,电源抑制比（,PSRR,）：输入到输出的增益除以从电源,到输出的增益。,V,VDD,A,PSRR,A,?,46,有源电流镜为负载的差动对,有源电流镜为负载的差动对，,其电源抑制比：,电路对称，,Vout=Vx,，,V,x,=VDD-V,SG,，,Vout=,Vx=,VDD,Vout /,VDD=1,?,?,m,g,N,OP,ON,PSRR,r,r,?,电源抑制比为：,47,5.9,运放的频率补偿,?,单端输出的套筒式运放,?,全差动输出的套筒式运放,?,两级运放的补偿,运放通常包含许多极点，对于多级运放系统,更为如此，因此，运放通常必须进行“频率,补偿”，以使闭环系统稳定。,48,频率补偿的方法：,（,a,）把总的相移减至最小，使相位,交点往外推,（,b,）降低增益，使增益交点往里推,极点数最少，级数最少,降低增益，减小带宽,实际运放设计中，在满足其,他要求的情况下，考虑：,1,、首先将极点数减至最小；,2,、降低增益，使增益交点,向原点移动。,49,（,1,）单端输出的套筒式运放,估算极点的相对位置：,1,、运放的输出电阻高，在中等负载电容,下，输出极点,最靠近原点，为主,极点，通常定位在开环,3dB,处。,2,、第一非主极点：,A,点，该结点电容比,X,、,N,的大，,C,X,=C,GS5,+C,GS6,+C,DB5,+C,DB3,+C,GD3,，且,M5,的小信号电阻为,，也较大。,3,、第二非主极点：,N,点。比较,N,点和,X,（,Y,）点，,M4,和,M7,在相同过驱动电压,情况下，,PMOS,器件宽，,N,点和,Y,点对地,小信号电阻（,1/gm,）相同，而,N,点具有,较大的电容。,p,out,?,5,1,m,g,2,/,(,),m,D,GS,TH,g,I,V,V,?,?,50,单端输出套筒式运放的环路增益波特图,如何补偿？,镜像极点,w,A,通常限,制了相位裕,度。,使环路增益下降，增,益交点向原点移动。,增加负载电,容，降低主,极点频率。,问题：,1,、主极点的移动只影响幅值曲线，,而不影响相位曲线的关键部分。,2,、主极点下移多少？,51,?,补偿后，运放的单位增益带宽为,（镜像极点，,第一非主极点，,满足基本的,45,相位裕度。,?,要使运放达到宽带，,应离原点尽量远。,?,镜像极点是不希望的。,p,A,?,处增益为,1,，从,处以,-20dB/dec,向原点做一直线，得到,，,负载,电容增加到,p,A,?,p,A,?,p,out,?,/,p,out,p,out,?,?,p,A,?,降低增益，将增益交点向原点移动,52,更高输出电阻时环路增益波特图,增加,R,out,增大低频增益，虽然主,极点向原点移动，但并不改善相,位裕度。,影响相位裕度的是第一非主极点。,增加,Rout,，将增益交点向原点移动，是否可行？,53,（,2,）全差动套筒式运放,全差动套筒式运放与单端输出,的套筒式运放相比，避免了镜,像极点，仅含一个非主极点并,且位于较高的频率，更大的带,宽，且电路比较稳定。,主极点,非主极点,54,考虑,N,的极点：,C,N,与,M,7,输出电阻并联，降低了共源共栅的输出阻抗：,5,05,05,(1,),out,m,N,Z,g,r,Z,r,?,?,?,N,点对输出极点的影响：,?,减小输出阻抗；,?,但,Z,out,和负载电容的并,联仍保持单极点，其时,间常数,RC,为：,输出电阻和电容,产生的,N,节点,产生的,PMOS,共源共,栅的极点和输,出极点合并在,一起，不产生,额外的极点！,07,1,N,N,Z,r,C,S,?,考虑,N,点对输出极点影,响时，那么实际极点比,不考虑时略低些，因此,可以忽略它的影响，可,以说“信号看不见共源,共栅电流源中的极点”,55,（,3),两级运放的补偿,有三个极点，,X,处极点在较高频率处，而,E,点小,信号电阻高，,A,点负载电容大，电路出现两个主,极点。,W,E,和,W,A,的相对位置取决于设计和负载电容。,56,两级运放环路增益波特图,极点,w,p,E,和,w,p,A,均靠近原点，相位接近,-180,0,，远低于,第三个极点，即在第三个极点还未产生相移时，相位,裕度都可能已接近零。,如何补偿？,-,其中一个主极点必须向远,点移动；,-,补偿后的单位增益带宽不,可能超过开环系统的第二极,点（,w,p,A,）的频率。,-,若减小,E,的值，则带宽被,限制在一个很低的值,（,w,p,A,）。,-,要主极点变小，需要一个,很大的补偿电容。,假设,w,p,E,更为主要,57,两级运放的密勒补偿,2,1,2,(1,),1,(1,),eq,E,v,C,pE,out,E,v,C,C,C,A,C,R,C,A,C,?,?,?,?,?,?,?,密勒补偿不仅降低了所需的电容值，还具有一个重要特性：,“极点分裂效应”，蜜勒补偿后，把主极点向靠近原点的方向移,动，而输出极点向离开原点的方向移动。,解决办法,-,密勒补偿,两级运放，第一级提供高输出阻抗，,第二级提供适当的增益，为电容的密勒,补偿提供条件（可以获得较大电容）。,用中等的电容建立低频极点,?,第一级,第二级,58,两级运放的简化电路,9,9,m,Z,C,GD,g,C,C,?,?,?,密勒补偿电容对输出结点电容的贡,献不大，但高频下由于密勒电容的,存在，,M9,栅极和漏极存在低阻抗通,道（,M9,看做二极管连接器件，输出,极点看到地的电阻减小,1,1,9,9,A,S,L,m,L,m,R,R,g,R,g,R,?,?,?,?,密勒补偿使运放两级间的极点向原点移动，,使输出极点向离开原点的方向移动。,与在单个极间结点处加补偿电容比，密勒,补偿提供大得多的带宽！,两级运放有一个位于,右半平面的零点：,密勒补偿电容,A,E,L,C,C,C,?,?,电容增大,9,/(,),p,A,m,E,L,g,C,C,?,?,?,1/,p,A,L,L,R,C,?,?,补偿前极点：,输出极点比,补偿前增大,g,m9,R,L,倍。,第一非主,极点，决,定带宽,59,右半平面零点的影响,该右半平面的零点：,?,贡献更大的相移；,?,减缓了幅值的下降，使增益,交点更远离原点，降低了稳定,性。,两级运放中右半平面零点是,一个严重的问题！,9,9,m,Z,C,GD,g,C,C,?,?,?,较小,？,如何消除或,移动零点,60,增加调零电阻,9,1,(1/,),Z,C,m,Z,C,g,R,?,?,?,Z,R,1,C,C,(1/,g,m,9,?,R,Z,),?,?,g,m,9,C,L,?,C,E,R,Z,?,C,L,?,C,E,?,C,C,g,m,9,C,C,?,C,L,?,C,C,g,m,9,C,C,可以将,W,Z,移到左半平面，以便,消除第一非主极点的影响，增,加带宽。,解决办法：增加调零电阻,R,与补偿电容串联。,零点频率：,若,1,9,Z,m,R,g,?,?,则,0,z,?,?,零点在左,半平面,条件,R,Z,是工作在线性区的,MOS,管生成的，,因此需设计额外的电路给该,MOS,管,提供合适的栅压。,改善零点频率，减,小或消除它的影响,缺点是：,1,）很难保证式子成立，,C,L,未知或变化时尤,其如此，使,R,Z,设计变得十分复杂。,2,）,R,Z,的具体实现问题,61,5.10,运放的设计,两级,CMOS,运放,主要设计指标：,1,、直流增益,AV,2,、单位增益带宽,GB,3,、共模输入范围,ICMR,4,、负载电容,CL,5,、压摆率,SR,6,、输出电压摆幅,7,、功耗,62,1,、计算公式,1,2,两个主要极点：,主极点,W,p1,，次极点,Wp2,一个由密勒补偿电容引起的零点,Wz,1,m,2,-1,1,g,P,R,?,2,C,(,),主极点,R,C,m,2,1,=,(1/,g,C,C,1,Z,(,),加调零电阻,Z,-R,),M1,饱和,M5,饱和,OX,W,C,L,?,?,?,镜像极点和零点基本可以抵消,63,0,1,p,GB,A,w,?,max,3,1,3,3,1,cm,SG,TH,od,TH,TH,V,VDD,V,V,VDD,V,V,V,?,?,?,?,?,?,?,2,、设计思路及步骤,1,、选择器件栅长,L,1,L,?,?,2,、由负载电容,C,L,，以及相位裕度，确定补偿电容,C,C,2,10,2.2,z,p,GB,w,GB,?,?,?,由于,才能满足,60,相位裕度,(2),(1),(2),(1),10,2.2,m,m,C,C,m,m,L,C,g,g,C,C,g,g,C,C,?,?,即,得：,0.22,C,L,C,C,?,64,0,1,2,(1,/,),(,),(1,/,)(1,/,),z,w,GB,p,p,A,s,w,A,s,s,w,s,w,?,?,?,?,?,3,、由,SR,、,C,C,确定差分输入对尾电流,I,5,5,C,I,SR,C,?,?,4,、根据最大共模输入电压，确定,M,3,/M,4,的过驱及参数,max,3,1,3,3,1,3,max,1,3,cm,SG,TH,od,TH,TH,od,cm,TH,TH,V,VDD,V,V,VDD,V,V,V,V,VDD,V,V,V,?,?,?,?,?,?,?,?,?,?,?,3,5,3,2,2,3,3,3,3,2,(,),od,od,p,OX,I,I,V,V,W,L,C,?,?,?,?,?,?,5,、根据,GB,，确定,M1,的跨导,g,m1,，过驱，以及参数,65,1,5,1,1,1,1,5,1,1,5,1,1,2,2,1,1,2,2,m,C,m,od,od,od,m,od,od,g,GB,C,I,I,g,V,V,I,V,g,I,I,V,V,?,?,?,?,?,?,?,?,6,、根据最小共模输入电压，确定尾电流管,M5,的过驱及参数,min,1,5,1,1,5,5,min,1,1,5,5,2,5,(,),2,cm,GS,od,od,TH,od,od,cm,od,TH,od,V,V,V,V,V,V,V,V,V,V,I,V,?,?,?,?,?,?,?,?,?,?,66,7,、为了达到,60,相位裕度，,w,p2,2.2GB,，由此确定,g,m6,，,I,6,，,M6,过驱及参数,6,1,6,1,2.2,=2.2,m,m,L,C,L,m,m,C,g,g,C,C,C,g,g,C,?,取,由,M6,、,M4,的镜像关系，确定,M6,参数,6,6,4,4,6,6,6,2,6,6,6,(,),=,(,),=,1,=,2,m,m,m,od,od,g,W,W,L,g,L,g,V,I,V,?,?,检查,M6,过驱,V,od6,是否满足最大输出电压要求，若不满,足，减小,V,od6,，（,W/L),6,减小，,g,m6,减小,67,方法,1,：,方法,2,：选择合适的,Vod6,，满足最大输出,电压,6,6,6,2,6,6,6,=,1,=,2,m,od,od,g,V,I,V,?,?,8,、确定第二级负载管,M7,的尺寸,M5,、,M7,成镜像关系：,6,7,5,5,(,),=,(,),I,W,W,L,I,L,检查输出摆幅要求，若不满足，减小,M7,过驱，,(W/L,）,7,增大，,I,6,增大，,g,m6,增大,9,、检查,A,V,和功耗,1,2,=,V,V,V,A,A,A,?,若不满足要求：,1,）减小,I5,或,I6,2,）增加,M2,、,M4,或,M6,、,M7,的,L,，但需同比例增加,W,diss,=,P,5,6,DD,SS,（,I,+I,)(V,-V,）,68,直流电流、,W/L,和补偿电容与性能的关系,69,