半导体存储器（《数字电子技术基础》（第五版）教学课件）

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础,第五版,第七章 半导体存储器,第七章 半导体存储器,7.1,概述,能存储大量二值信息的器件,一、一般结构形式,输入,/,出电路,I/O,输入,/,出,控制,！单元数庞大,！输入,/,输出引脚数目有限,二、分类,1,、从存,/,取功能分：,只读存储器,(,Read-Only-Memory,）,随机读,/,写,（,Random-Access-Memory,）,2,、从工艺分：,双极型,MOS,型,7.2 ROM,7.2.1,掩模,ROM,一、结构,二、举例,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,0,1,0,1,1,0,1,1,1,0,0,1,0,0,1,1,1,1,1,0,A,0,A,n-1,W0,W(2,n,-1),D0,Dm,两个概念：,存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“,1”,，无器件存入“,0”,存储器的容量：“字数,x,位数”,掩模,ROM,的特点：,出厂时已经固定，不能更改，适合大量生产,简单，便宜，非易失性,7.2.2,可编程,ROM,（,PROM,）,总体结构与掩模,ROM,一样，但存储单元不同,7.2.2,可编程,ROM,（,PROM,）,总体结构与掩模,ROM,一样，但存储单元不同,写入时，要使用编程器,7.2.3,可擦除的可编程,ROM,（,EPROM,）,总体结构与掩模,ROM,一样，但存储单元不同,一、用紫外线擦除的,PROM,（,UVEPROM,）,二、电可擦除的可编程,ROM,（,E,2,PROM,）,总体结构与掩模,ROM,一样，但存储单元不同,三、快闪存储器（,Flash Memory,）,为提高集成度，省去,T2,（选通管）,改用叠栅,MOS,管（类似,SIMOS,管）,7.3,随机存储器,RAM,7.3.1,静态随机存储器（,SRAM,）,一、结构与工作原理,二、,SRAM,的存储单元,六管,N,沟道增强型,MOS,管,7.3.2*,动态随机存储器（,DRAM,）,动态存储单元是利用,MOS,管栅极电容,可以存储电荷的原理,7.4,存储器容量的扩展,7.4.1,位扩展方式,适用于每片,RAM,ROM,字数够用而位数不够时,接法：将各片的地址线、读写线、片选线并联即可,例：用八片,1024 x 1,位, 1024 x 8,位的,RAM,7.4.2,字扩展方式,适用于每片,RAM,ROM,位数够用而字数不够时,1024 x 8,RAM,例：用四片,256 x 8,位,1024 x 8,位,RAM,0,0,0,1,1,1,0,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,0,0,0,1,1,1,0,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,7.5,用存储器实现组合逻辑函数,一、基本原理,从,ROM,的数据表可见：,若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,0,1,0,1,1,0,1,1,1,0,0,1,0,0,1,1,1,1,1,0,A,0,A,n-1,W0,W(2,n,-1),7.5,用存储器实现组合逻辑函数,一、基本原理,从,ROM,的数据表可见：,若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,0,1,0,1,1,0,1,1,1,0,0,1,0,0,1,1,1,1,1,0,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,0,1,0,1,1,0,1,1,1,0,0,1,0,0,1,1,1,1,1,0,二、举例,