单片机原理第二章课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章,MCS-51,单片机硬件结构,单片机原理与应用开发技术,第二章,MCS-51,单片机硬件结构,本章主要内容分为以下三节：,第一节,MCS-51,单片机结构,第二节,MCS-51,单片机存储器结构,第三节,MCS-51,单片机输入,/,输出端口,图,2-1 89C51,单片机结构框图,第一节,MCS-51,单片机结构,一、,MCS-51,单片机芯片内部结构及特点,振荡器和时序,OSC,程序存储器,4kB Flash,ROM,数据存储器,256,字节,RAM/SFR,216,位定时器,/,计数器,89C51,CPU,64KB,总线,扩展控制器,可编程,I/O,可编程全双工串行口,外中断,内中断,控制,P0,P2,P1,P3,串 行 通 信,地址,/,数据,外部事件计数输入,图,2-2 89C51,单片机芯片内部结构图,1.CPU,运算器,功能,：实现数据的算术运算、逻辑运算、位处理和 数据传送。,运算器,组成,：,ALU,、,ACC,、,B,、暂存寄存器、,PSW,等,控制器,功能,：确保单片机各部分自动、协调工作。,控制器,组成,：,IR,、,ID,、定时及控制逻辑电路、,PC,等,2.,内部数据存储器（片内,RAM,）,片内为,256,个字节,3.,内部程序存储器（片内,ROM),4KB,的,EPROM,4.,定时器,/,计数器,=,运算器,+,控制器,MCS-51,单片机芯片的内部结构,5.,并行,I/O,端口,4,个,8,位并行,I/O,端口，每个并行口均可用作输入和输出，实现与外部设备或接口中数据的并行输入,/,输出。,6.,串行口,实现单片机和其他数据设备之间的异步串行数据传送。,7.,中断控制系统,对外部或内部的中断请求进行管理。,有五个中断源。,8.,片内振荡器和时钟电路,振荡脉冲频率范围为,024MHz,。,二、,MCS-51,单片机的引脚及功能,图,2-3 89C51,芯片引脚,40,只引脚双列直插封装,DIP,40,只引脚,按,功能,分为,3,类,：,（,1,）电源及时钟引脚,:,Vcc,、,Vss,；,XTAL1,、,XTAL2,（,2,）控制引脚：,PSEN*,、,EA*,、,ALE,、,RESET(RST),（,3,）,I/O,口引脚：,P0,、,P1,、,P2,、,P3,1,电源引脚,（,1,）,Vcc,（,40,脚）：,+5V,电源；,（,2,）,Vss,（,20,脚）：,接地。,2,时钟引脚,（,1,）,XTAL1,（,19,脚）：,接外部晶体和微调电容的一端。,（,2,）,XTAL2,（,18,脚）：,接外部晶体和微调电容的另一端。,3.,控制引脚,提供控制信号，有的引脚还具有,复用,功能。,(1) RST/V,PD,(9,脚,),：,复位,/,掉电保护信号输入端。,(2) ALE/PROG,（,30,脚）：,第一功能,ALE,为地址锁存允许，可驱动,8,个,LS,型,TTL,负载。,PROG,为本引脚的第二功能。为编程脉冲输入端。,(3) PSEN,（,29,脚）：,读外部程序存储器的选通信号。可以驱动,8,个,LS,型,TTL,负载。,(4) EA/V,PP,(Enable Address/Voltage Pulse of,Programing,，,31,脚,),EA,为内外程序存储器选择控制端。,EA=1,，,访问片内程序存储器，但在,PC,（,程序计数器）值超过,0FFFH,（,对于,8051,、,8751,）时，即超出片内程序存储器的,4K,字节地址范围时，将自动转向执行外部程序存储器内的程序,。,EA=0,，,单片机则只访问外部程序存储器。,(3) PSEN,（,29,脚）：,读外部程序存储器的选通信号。可以驱动,8,个,LS,型,TTL,负载。,(4) EA/V,PP,(Enable Address/Voltage Pulse of,Programing,，,31,脚,),EA,为内外程序存储器选择控制端。,EA=1,，,访问片内程序存储器，但在,PC,（,程序计数器）值超过,0FFFH,（,对于,8051,、,8751,）时，即超出片内程序存储器的,4K,字节地址范围时，将自动转向执行外部程序存储器内的程序,。,EA=0,，,单片机则只访问外部程序存储器。,(3) PSEN,（,29,脚）：,读外部程序存储器的选通信号。可以驱动,8,个,LS,型,TTL,负载。,(4) EA/V,PP,(Enable Address/Voltage Pulse of,Programing,，,31,脚,),EA,为内外程序存储器选择控制端。,EA=1,，,访问片内程序存储器，但在,PC,（,程序计数器）值超过,0FFFH,（,对于,8051,、,8751,）时，即超出片内程序存储器的,4K,字节地址范围时，将自动转向执行外部程序存储器内的程序,。,EA=0,，,单片机则只访问外部程序存储器。,V,PP,为本引脚的第二功能。用于,施加编程电压,（例如,+21V,或,+12V,）。,对,89C51,，,加在,V,PP,脚的编程电压为,+12V,或,+5V,。,4. I/O,引脚,(1) P0,口：,双向,8,位三态,I/O,口，此口为地址总线（低,8,位）及数据总线分时复用口，可驱动,8,个,LS,型,TTL,负载。,(2) P1,口：,8,位准双向,I/O,口，可驱动,4,个,LS,型,TTL,负载。,(3) P2,口：,8,位准双向,I/O,口，与地址总线（高,8,位）复用，可驱动,4,个,LS,型,TTL,负载。,(4) P3,口：,8,位准双向,I/O,口，双功能复用口，可驱动,4,个,LS,型,TTL,负载。,要特别,注意,准双向口,与,准双向三态口,的差别,。,当,3,个准双向,I/O,口作输入口使用时，要向该口先写“,1”,，另外准双向,I/O,口无高阻的“浮空”状态。,三、 时钟电路与时序,时钟电路用于产生单片机工作所必需的时钟控制信号。,1.,时钟电路的产生,（一）振荡器和时钟电路,内部时钟方式,内部有一个用于构成振荡器的高增益反相放大器，反相放大器的输入端为芯片引脚,XTAL1,，输出端为引脚,XTAL2,。,C,1,和,C,2,典型值通常选择为,30pF,左右。,晶体的振荡频率在,0,24MHz,之间。,常用的时钟频率为,6,或,12,MHz,。,外部时钟方式,常用于多片,MCS-51,单片机同时工作。,（二）时序及有关概念,单片机执行的指令的各种时序均与时钟周期有关。,1.,时序,机器周期,机器周期,节拍与状态,机器周期,定义：,CPU,完成一个基本操作所需要的时间,。,一个机器周期又分为,6,个状态：,S1,S6,。每个状态又分为,两,拍：,P1,和,P2,。因此，一个机器周期总共有,12,个节拍，表示为：,S1P1,、,S1P2,、,S2P1,、,S2P2,、,、,S6P2,。,指令周期,定义：执行一条指令所需要的时间。,时钟周期,单片机的,基本时间单位,。,若时钟的晶体的振荡频率为,fosc,，则时钟周期,Tosc,=2/fosc,。,如,fosc,=6MHz,，,Tosc,=1/3s,。,思考：机器周期应是多少？,2,s,每,12,个时钟周期为一个机器周期,2. CPU,取指、执指时序,执行任何一条指令时，都可分为,取指令阶段,和,指令执行阶段,。,取指令阶段,：,PC,中地址送到程序存储器，并从中取出需要执行指令的操作码和操作数。,指令执行阶段,：对指令操作码进行译码，以产生一系列控制信号完成指令的执行。,ALE,信号是为地址锁存而定义的,，以时钟脉冲,1/6,的频率出现，在一个机器周期中，,ALE,信号两次有效（但要注意，在执行访问外部数据存储器的指令,MOVX,时，将会丢失一个,ALE,脉冲）,MCS-51,单片机指令按照指令字节数和机器周期数可分为：,单字节单周期指令、单字节双周期指令、单字节四周期指令、双字节单周期指令、双字节双周期指令、三字节双周期指令。,四、,MCS-51,单片机的工作方式,（一）复位方式,1.,复位操作的主要功能,单片机的初始化操作，摆脱死锁状态。,引脚,RST,加上,大于,2,个机器周期（即,24,个时钟振荡周期）的高电平就可使,MCS-51,复位。,复位时，,PC,初始化为,0000H,，使,MCS-51,单片机从,0000H,单元开始执行程序。,除,PC,之外，复位操作还对其它一些寄存器有影响，见,表,2-2,(,书,P23),。,SP=07H,，,P0-P3,的引脚均为高电平,。,在复位有效期间，,ALE,脚和,PSEN,脚均为高电平，内部,RAM,的状态不受复位的影响。,2.,复位信号及其产生,外部电路产生的复位信号,(RST),送至施密特触发器，再由片内复位电路在每个机器周期的,S5P2,时刻对施密特触发器的输出进行采样，然后才得到内部复位操作所需要的信号。,3.,复位电路,复位操作有,上电自动复位,和,按键手动复位,两种方式。,上电自动复位：,通过外部复位电路在加电瞬间对电容的充电来实现。,按键手动复位：,通过接通一个按钮开关，使单片机进入复位状态。,（二）低功耗方式,89C51,属于,CHMOS,的单片机，运行时本身耗电少，同时还提供,空闲工作方式,(,等待、待机,),和,掉电工作方式,(,停机,),用以节电。,1.,方式的设定,空闲方式,和,掉电方式,都是通过特殊功能寄存器,PCON(,电源控制寄存器,),的,有关位置“,1”,来启动。,SMOD,GF1,GF0,PD,IDL,D0,D1,D2,D3,D4,D5,D6,D7,PCON,(87H),波特率倍频位,保留位,通用标志位,掉电方式位,空闲方式位,电源控制寄存器,PCON,2.,空闲工作方式,震动器运行，,CPU,停止工作，但向中断逻辑、串行口和定时,/,计数器电路供电，,SP,、,PC,、,PSW,、,ACC,和全部通用寄存器保持在原状态，维持当前端口状态。,ALE,和,PSEN,保持逻辑高电平。,退出该方式的方法：,中断方法,与,硬件复位,。,3.,掉电工作方式,内部震动器停止工作，所有功能部件也停止工作，但片内,RAM,区和特殊功能寄存器的内容被保留，端口的输出状态值都保存在对应的,SFR,中，,ALE,和,PSEN,保持逻辑低电平。,退出该方式的方法：,硬件复位,。,第二节,MCS-51,单片机存储器结构,89C51,单片机的存储器结构为,哈佛结构,。,89C51,单片机的存储器地址空间分为：,片内、片外统一编址,0000HFFFFH,的,64KB,程序存储器地址空间（,16,位地址，包括片内,ROM,和片外,ROM,）,64KB,片外数据存储器地址空间，,16,位地址，地址范围为,0000HFFFFH,256,字节片内数据存储器地址空间（,8,位地址，包括,128,字节的片内,RAM,和特殊功能寄存器的地址空间）,存储器空间可划分为,5,类：,1.,程序存储器,8031,无内部程序存储器。,2.,内部数据存储器,3.,特殊功能寄存器,（,SFR-Special Function Register,）,4.,位地址空间,211,个可寻址位。,5.,数据寄存器,片外可扩展,64K,字节,RAM,。,一、 程序存储器,通过,16,位程序计数器,PC,寻址。,89C51,从片内与片外存储器取指令的执行速度相同。,程序存储器低地址的,40,多个单元是留给系统使用的。,128,个，字节地址为,00H,7FH,。,二、内部数据存储器,00H,1FH,：,32,个单元是,4,组通用工作寄存器区,20H,2FH,：,16,个单元可进行共,128,位的位寻址,30H,7FH,：用户,RAM,区，只能进行字节寻址，用作数据缓冲区以及堆栈区。,CPU,对各种功能部件的控制采用特殊功能寄存器采用集中控制方式，共,21,个。,有的,SFR,可进行位寻址。,表,2-10(P35),是,SFR,的名称及其分布。,其字节地址的末位是,0H,或,8H,。,下面介绍,SFR,块中的某些寄存器,。,三、特殊功能寄存器（,SFR,）,1,堆栈指针,SP,指示出堆栈顶部在内部,RAM,块中的位置,复位后 ，,SP,中的内容为,07H,。,（,1,）,保护断点,（,2,）现场保护,堆栈,向上生长,2.,数据指针,DPTR,高位字节寄存器用,DPH,表示，低位字节寄存器用,DPL,表示。,3. I/O,端口,P0,P3,P0,P3,分别为,I/O,端口,P0,P3,的锁存器。,4.,寄存器,B,为执行乘法和除法操作设置的。,在不执行乘、除的情况下，可当作一个普通寄存器来使用。,5.,串行数据缓冲器,SBUF,存放欲发送或已接收的数据，一个字节地址，物理上是由两个独立的寄存器组成，一个是发送缓冲器，另一个是接收缓冲器。,6.,定时器,/,计数器,两个,16,位,定时器,/,计数器,T1,和,T0,，,各由两个独立的,8,位寄存器组成：,TH1,、,TL1,、,TH0,、,TL0,，,只能字节寻址，但不能把,T1,或,T0,当作一个,16,位寄存器来寻址访问。,7,累加器,A,使用最频繁的寄存器，也可写为,Acc,。,A,的作用：,（,1,）是,ALU,单元的输入之一，又是运算结果的存放单元。,（,2,）数据传送大多都通过累加器,A,。,MCS-51,增加了一部分可以不经过累加器的传送指令，即可加快数据的传送速度，又减少了累加器的,“瓶颈堵塞”,现象。,A,的进位,标志,Cy,是特殊的，同时又是,位处理机的位累加器。,8,程序状态字寄存器,PSW,（,1,）,Cy,（,PSW.7,）,进位标志位,（,2,）,Ac(PSW.6),辅助进位标志位,（,3,）,F0,（,PSW.5,）,标志位,由用户使用的一个状态标志位。,（,4,）,RS1,、,RS0,（,PSW.4,、,PSW.3,）,：,4,组工作寄存器区选择控制位,1,和位,0,。,RS1 RS0,所选的,4,组寄存器,0 0 0,区（内部,RAM,地址,00H,07H,）,0 1 1,区（内部,RAM,地址,08H,0FH,）,1 0 2,区（内部,RAM,地址,10H,17H,）,1 1 3,区（内部,RAM,地址,18H,1FH,）,（,5,）,OV,（,PSW.2,）,溢出标志位,指示运算是否产生溢出。各种算术运算指令对该位的影响情况较复杂，将在第,3,章介绍。,（,6,）,PSW.1,位,:,保留位，未用,（,7,）,P(PSW.0),奇偶标志位,P=1,，,A,中“,1”,的个数为奇数,P=0,，,A,中“,1”,的个数为偶数,9,程序计数器,PC,（,Program Counter,）,存放下一条要执行的指令在程序存储器中的地址。,基本工作方式有以下几种：,（,1,）程序计数器,自动加,1,（,2,）执行,有条件或无条件转移,指令时，程序计数器将被置入新的数值，从而使程序的流向发生变化。,（,3,）在执行调用,子程序调用或中断调用,，完成下列操作：,PC,的现行值保护, 将子程序的入口地址或中断向量的地址送入,PC,。,最多可,外扩,64K,字节,的,RAM,或,I/O,。,四、位地址空间,211,个（,128,个,+83,个）寻址位,。,位地址范围为：,00H,FFH,。,内部,RAM,的可寻址位,128,个,(,字节地址,20H,2FH),见,表,2-7,（,P30,）,。,特殊功能寄存器,SFR,为,83,个,可寻址位，见,表,2-10,（,P35,）,。,五、外部数据存储器,使用各类存储器，注意几点：,(1),地址的重叠性,程序存储器（,ROM,）,与数据存储器（,RAM,）,全部,64K,字节地址空间重叠,),。,程序存储器（,ROM,）,与数据存储器（,RAM,）,在使用上是严格区分的 。,(3),位地址空间共有两个区域，,(4),片外数据存储区中，,RAM,与,I/O,端口统一编址。,所有外围,I/O,端口的地址均占用,RAM,地址单元，使用与访问外部数据存储器相同的传送指令。,图,2-6,为各类存储器在存储器空间的位置的总结。,4,个双向的,8,位并行,I/O,端口，记作,P0,P3,，属于特殊功能寄存器，可字节寻址和位寻址。,I/O,端口是单片机与外部设备进行,信息交换,的,通道,。,每个端口包含一个,锁存器,、,输出驱动器,和,输入缓冲器,。,第三节,MCS-51,单片机输入,/,输出端口,一、,P0,端口,P0,端口某位结构图,P0,口某一位的电路包括：,(1),一个,数据输出锁存器,，用于数据位的锁存,(2),两个三态的,数据输入缓冲器,。,(3),一个,多路转接开关,MUX,，,设置多路转接开关的目的,:P0,口既作通用,I/O,口，又可作为系统的地址,/,数据线口。,(4),数据输出的驱动和控制电路,，由两只场效应管（,T1,、,T2,）组成，上面的场效应管构成上拉电路。,(,一）,P0,端口作为一般,I/O,端口使用,这时，,CPU,发来的“控制”信号为,低电平,，上拉场效应管,T1,截止，,多路转接开关,MUX,打向下边,，与,D,锁存器的,Q,端接通。,来自,CPU,的“写入”脉冲加在,D,锁存器,的,CP,端，内部总线上的数据写入,D,锁存器，并向端口引脚,P0.x,输出。,注意：,由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。,1. P0,端口用作输出口,2. P0,端口用作输入口,应,区分,“,读引脚,”,和,“,读端口,”,。,“读引脚”,信号把下方缓冲器打开，引脚上的状态经缓冲器读入内部总线；,“读锁存器”,信号打开上面的缓冲器把锁存器,Q,端的状态读入内部总线。,(,二）,P0,端口作为地址,/,数据总线使用,当系统进行片外的,ROM,扩展或进行片外,RAM,扩展，,P0,用作地址,/,数据总线时,。,CPU,在执行输出指令时，低,8,位地址信息和数据信息分时地出现在地址,/,数据总线上。,P0.X,引脚的状态与地址,/,数据线的信息相同。,在这种情况下，单片机内硬件自动使,C=1,，,MUX,开关接向反相器的输出端，这时与门的输出由地址,/,数据线的状态决定。,CPU,在执行输入指令时，首先低,8,位地址信息出现在地址,/,数据总线上，,P0.X,引脚的状态与地址,/,数据总线的地址信息相同,。然后，,CPU,自动地使转换开关,MUX,拨向锁存器，并向,P0,口写入,FFH,，同时“读引脚”信号有效，,数据经缓冲器进入内部数据总线,。,P0,口作为地址,/,数据总线使用时是一个真正的双向口,。,字节地址,90H,，,位地址,90H,97H,。,二、,P1,端口,P1,端口某位结构图,P1,口只作为通用的,I/O,口使用，在,电路结构,上与,P0,口有,两点区别：,（,1,）,P1,口只传送数据，不需要多路转接开关,MUX,。,（,2,）,由于,P1,口用来传送数据，因此输出电路中有上拉电阻，这样电路的输出不是三态的，所以,P1,口是准双向口。,因此：,（,1,）,P1,口作为输出口使用时，外电路无需再接上拉电阻。,（,2,）,P1,口作为输入口使用时，应先向其锁存器先写入 “,1”,，使输出驱动电路的,FET,截止。,字节地址为,A0H,，,位地址,A0H,A7H,。,二、,P2,端口,P2,端口某位结构图,在实际应用中，因为,P2,口用于为系统提供高位地址，有一个多路转接开关,MUX,。但,MUX,的一个输入端不再是“地址,/,数据”，而是单一的“地址”，因为,P2,口,只,作为,地址线,使用。,当,P2,口用作为高位地址线使用时,，多路转接开关应接向“地址”端。正因为只作为地址线使用，,P2,口的输出用不着是三态的，所以，,P2,口也是一个准双向口。,P2,口也可以作为通用,I/O,口使用，这时，多路转接开关接向锁存器,Q,端,。,P3,口的字节地址为,B0H,，,位地址为,B0H,B7H,四、,P3,端口,P3,端口某位结构图,P3,口的,第二功能,定义，应熟记。,表,2-12 P3,口的第二功能定义,口引脚 第二功能,P3.0 RXD,（,串行输入口）,P3.1 TXD,（,串行输出口）,P3.2 INT0,（,外部中断,0,）,P3.3 INT1,（,外部中断,1,）,P3.4 T0,（,定时器,0,外部计数输入）,P3.5 T1,（,定时器,1,外部计数输入）,P3.6 WR,（,外部数据存储器写选通）,P3.7 RD,（,外部数据存储器读选通）,第二功能信号,有,输出,和,输入,两类：,（,1,）对作为,第二功能输出,的引脚，,当作通用的,I/O,口使用时,，电路中的“第二输出功能”线应保持高电平，与非门开通，以使锁存器的,Q,端输出通路保持畅通。,当输出第二功能信号,，该锁存器应预先置“,1”,，使与非门对“第二输出功能”信号的输出是畅通的，从而实现第二功能信号的输出。,（,2,）对作为,第二功能输入,的引脚，在口线引脚的内部增加了一个缓冲器，输入的信号就从这个缓冲器的输出端取得。而作为通用的,I/O,口线使用的输入，仍取自三态缓冲器的输出端。,P3,口无论是作为输入口使用还是第二功能信号的输入，锁存器输出和“第二输出功能”线都应保持高电平。,P0,P3,端口功能总结,使用中应注意的问题：,（,1,）,P0,P3,口都是并行,I/O,口，都可用于数据的输入和输出，但,P0,口和,P2,口除了可进行数据的输入,/,输出外，通常用来构建系统的数据总线和地址总线，所以在电路中有一个多路转接开关,MUX,，,以便进行两种用途的转换。而,P1,口和,P3,口没有构建系统的数据总线和地址总线的功能，因此，在电路中没有多路转接开关,MUX,。,由于,P0,口可作为地址,/,数据复用线使用，需传送系统的低,8,位地址和,8,位数据，因此,MUX,的一个输入端为“地址,/,数据”信号。而,P2,口仅作为高位地址线使用，不涉及数据，所以,MUX,的一个输入信号为“地址”。,（,2,）,在,4,个口中只有,P0,口是一个真正的双向口,，,P1,P3,口都是准双向口。,原因,:,P0,口作为系统的数据总线使用时，为保证数据的正确传送，需要解决芯片内外的隔离问题，,即只有在数据传送时芯片内外才接通；不进行数据传送时，芯片内外应处于隔离状态。为此，要求,P0,口的输出缓冲器是一个三态门。,在,P0,口中输出三态门是由两只场效应管（,FET,）,组成，所以是一个真正的双向口。而其它的三个口,P1,P3,中，上拉电阻代替,P0,口中的场效应管，输出缓冲器不是三态的，因此不是真正的双向口，只能称其为准双向口。,（,3,）,P3,口的口线具有第二功能，为系统提供一些控制信号。因此在,P3,口电路增加了第二功能控制逻辑。这是,P3,口与其它各口的不同之处,。,五、端口的负载能力和接口要求,P0,、,P1,、,P2,、,P3,口的电平与,CMOS,和,TTL,电平兼容。,P0,口的每一位口线可以,驱动,8,个,LSTTL,负载。在,作为通用,I/O,口,时，由于输出驱动电路是开漏方式，由集电极开路（,OC,门）电路或漏极开路电路驱动时,需外接上拉电阻,；当作为,地址,/,数据总线,使用时，口线输出不是开漏的，,无须外接上拉电阻,。,P1,、,P2,、,P3,口的每一位能驱动,4,个,LSTTL,负载。它们的输出驱动电路设有内部上拉电阻，所以可以方便地由集电极开路（,OC,门）电路或漏极开路电路所驱动，而,无须外接上拉电阻,。,由于单片机口线仅能提供几毫安的电流，当作为输出驱动一般的晶体管的基极时，应在口与晶体管的基极之间串接限流电阻。,