CMOS集成电路制造工艺教材课件

上传人:wz****p 文档编号:243149782 上传时间:2024-09-16 格式:PPT 页数:93 大小:5.11MB
返回 下载 相关 举报
CMOS集成电路制造工艺教材课件_第1页
第1页 / 共93页
CMOS集成电路制造工艺教材课件_第2页
第2页 / 共93页
CMOS集成电路制造工艺教材课件_第3页
第3页 / 共93页
点击查看更多>>
资源描述
Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,第,6,章,CMOS,集成电路制造工艺,第,6,章,CMOS,集成电路制造工艺,6.1 CMOS,工艺,6.2 CMOS,版图设计,6.3,封装技术,木版年画,画稿,刻版,套色印刷,3,半导体芯片制作过程,4,硅片(,wafer,)的制作,5,掩模版(,mask,reticle,)的制作,6,外延衬底的制作,7,集成电路加工的基本操作,1,、形成薄膜,(二氧化硅、多晶硅、金属等薄层),2,、形成图形,(器件和互连线),3,、掺 杂,(调整器件特性),8,1,、形成图形,半导体加工过程:将设计者提供的集成电路,版图图形,复制到硅片上,光刻与刻蚀:半导体加工水平决定于光刻和刻蚀所形成的线条宽度,9,光刻(,photolithography,),10,曝光(,exposure,),11,刻蚀(,etch,),12,光刻的基本原理,13,正胶和负胶的差别,14,2,、薄膜形成:淀积,15,2,、薄膜形成:氧化,16,3,、掺杂:扩散和注入,17,从器件到电路:通孔,18,从器件到电路:互连线,19,从器件到电路:多层互连,20,从器件到电路:多层互连,21,从硅片到芯片:加工后端,22,从硅片到芯片:加工后端,23,从硅片到芯片:加工后端,24,6.1 CMOS,工艺,6.1.1,基本工艺步骤,6.1.2 n,阱,CMOS,工艺流程,6.1.3,硅基,CMOS,中的闩锁效应,6.1.4,先进的,CMOS,工艺,6.1.1,基本工艺步骤,(1),氧化,CMOS,集成电路中,SiO,2,层的主要作用:,做,MOS,晶体管的栅绝缘介质;,做杂质扩散和离子注入的掩蔽层和阻挡层;,做,MOS,晶体管之间的隔离介质;,做多晶硅、金属等互连层之间的绝缘介质;,做芯片表面的钝化层。,热氧化法:干氧、湿氧、,干氧,-,湿氧,-,干氧交替氧化,6.1.1,基本工艺步骤,(2),淀积,通过物理或化学的方法把另一种物质淀积在硅片表面形成薄膜,(,低温,),。,物理气相淀积,(Physical Vapor Deposition,,,PVD),蒸发,溅射,化学气相淀积,(Chemical Vapor Deposition,,,CVD),6.1.1,基本工艺步骤,(3),光刻和刻蚀,把掩膜版上的图形转移到硅片。,生长一层,SiO,2,薄膜,;,在硅表面均匀涂抹一层光刻胶,(,以负胶为例,),;, 盖上,掩膜版进行光照,,,使掩膜版上亮的,(Clear),区域对应的光刻胶被曝光,而掩膜版上暗的,(Dark),区域对应的光刻胶不能被曝光,。,6.1.1,基本工艺步骤,(3),光刻和刻蚀,把未被曝光的胶去掉,显影后掩膜版上的图形转移到光刻胶上,;, 采用,湿法刻蚀,或,干法刻蚀去除没有光刻胶保护的,SiO,2,;,去除残留在硅片上的所有光刻胶,完成版图图形到硅片图形的转移,。,6.1.1,基本工艺步骤,(3),光刻和刻蚀,光刻胶,负胶:,曝光前可溶于某种溶液而曝光后变为不可溶,;,正胶:,曝光前不溶,于某种溶液而,曝光后变为可溶,;,通常正胶的分辨率高于负胶,。,6.1.1,基本工艺步骤,(4),扩散和离子注入,在硅衬底中掺入杂质原子,以改变半导体电学性质,形成,pn,结、电阻、欧姆接触等结构。,扩散,:,杂质,原子,在高温下克服阻力进入半导体,并缓慢运动。,替位式扩散,、,间隙式扩散,离子注入,:,将具有很高能量的带电杂质离子射入硅衬底中。,需,高温退火,6.1 CMOS,工艺,6.1.1,基本工艺步骤,6.1.2 n,阱,CMOS,工艺流程,6.1.3,硅基,CMOS,中的闩锁效应,6.1.4,先进的,CMOS,工艺,6.1.2 n,阱,CMOS,工艺流程,两种器件需要两种导电类型的衬底。,在,n,型衬底上形成,p,阱,把,NMOS,管做在,p,阱里;,或在,p,型衬底上形成,n,阱,把,PMOS,管做在,n,阱里。,6.1.2 n,阱,CMOS,工艺流程,准备硅片材料,p,型,晶向硅片,形成,n,阱,热氧化,形成掩蔽层,光刻和刻蚀,开出,n,阱区窗口,离子注入并高温退火,形成,n,阱,6.1.2 n,阱,CMOS,工艺流程, 场区隔离,局部氧化,(Local Oxidation of Silicon,,,LOCOS),工艺,利用有源区掩膜版进行光刻和刻蚀,露出场区,场区注入,去除光刻胶,场区热生长一层厚的氧化层,去除有源区上,的,保护层,场区和有源区的氧化层台阶降低,平整度提高。,6.1.2 n,阱,CMOS,工艺流程,形成多晶硅栅,热氧化生长栅氧化层,CVD,淀积多晶硅并离子注入,光刻和刻蚀,源漏区,n+/p+,注入,利用,同一,n+,掩膜版,,采用负胶和正胶,进行,两次,光刻和刻蚀,,分别进行,n+,注入和,p+,注入。,6.1.2 n,阱,CMOS,工艺流程,形成接触孔,CVD,淀积绝缘层,光刻和刻蚀形成接触孔,形成金属互连,淀积金属层,光刻和刻蚀形成金属互连,6.1.2 n,阱,CMOS,工艺流程,形成钝化层,淀积,Si,3,N,4,或磷硅玻璃,光刻和刻蚀,形成钝化图形,铝栅工艺:,源,(,或漏,),区与栅之间形成缺口,无法形成连续的沟道,。,硅栅工艺:,“自对准”,6.1 CMOS,工艺,6.1.1,基本工艺步骤,6.1.2 n,阱,CMOS,工艺流程,6.1.3,硅基,CMOS,中的闩锁效应,6.1.4,先进的,CMOS,工艺,6.1.3,硅基,CMOS,中的闩锁效应,寄生晶体管,Q,1,、,Q,2,,寄生电阻,R,nw,、,R,sub,构成等效电路,Q,1,和,Q,2,交叉耦合形成正反馈回路,电流在,Q,1,和,Q,2,之间循环放大,V,DD,和,GND,之间形成极大的电流,电源和地之间锁定在一个很低的电压,(,维持电压,V,h,),6.1.3,硅基,CMOS,中的闩锁效应,发生闩锁效应后,V,DD,和,GND,之间的电流,-,电压特性,防止闩锁效应的方法:,提高阱区和衬底掺杂浓度,;,加,n+,和,p+,保护环,;,采用,p-,外延工艺,;,采用,SOI(Silicon On Insulator)CMOS,工艺,。,体硅,CMOS,中的闩锁效应,42,闩锁效应,:,等效电路,Q1,Q2,Q3,Q4,Vout,Vout,Rw,Rs,43,防止闩锁效应的措施,减小阱区和衬底的寄生电阻,降低寄生双极晶体管的增益,使衬底加反向偏压,加保护环,用外延衬底,采用,SOICMOS,技术,44,抑制闩锁效应:,1,、减小寄生电阻,2,、降低寄生晶体管增益,3,、衬底加反向偏压,45,4,、保护环,46,5,、外延衬底,47,6.1 CMOS,工艺,6.1.1,基本工艺步骤,6.1.2 n,阱,CMOS,工艺流程,6.1.3,硅基,CMOS,中的闩锁效应,6.1.4,先进的,CMOS,工艺,深亚微米,CMOS,结构和工艺,49,深亚微米,CMOS,工艺的主要改进,浅沟槽隔离,双阱工艺,非均匀沟道掺杂,n+/p+,两种硅栅,极浅的源漏延伸区,硅化物自对准栅,-,源,-,漏结构,多层铜互连,50,1,、浅沟槽隔离,常规,CMOS,工艺中的,LOCOS,隔离的缺点,表面有较大的不平整度,鸟嘴使实际有源区面积减小,高温氧化热应力也会对硅片造成损伤和变形,浅沟槽隔离的优势,占用的面积小,有利于提高集成密度,不会形成鸟嘴,用,CVD,淀积绝缘层从而减少了高温过程,51,浅沟槽隔离(,STI,),光刻胶,氮化硅,(,a,),(,b,),(,c,),(,d,),52,STI,抑制窄沟效应,53,2,、外延双阱工艺,常规单阱,CMOS,工艺,阱区浓度较高,使阱内的器件有较大的衬偏系数和源、漏区,pn,结电容,采用外延双阱工艺的好处,由于外延层电阻率很高,可以分别根据,NMOS,和,PMOS,性能优化要求选择适当的,n,阱和,p,阱浓度,做在阱内的器件可以减少受到,粒子辐射的影响,外延衬底有助于抑制体硅,CMOS,中的寄生闩锁效应,54,3,沟道区的逆向掺杂和环绕掺杂结构,沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏,因此希望沟道表面低掺杂;体内需要高掺杂抑制穿通电流,逆向掺杂技术利用纵向非均匀衬底掺杂,抑制短沟穿通电流,环绕掺杂技术利用横向非均匀掺杂,在源漏区形成局部高掺杂区,55,逆向掺杂,逆向掺杂杂质分布,0.25um,工艺,100,个,NMOS,器件阈值电压统计结果,器件阈值分布的标准差减小,56,逆向掺杂:,Delta,沟道技术,PMOS,沟道区,As,离子注入,NMOS,注硼,硼的氧化增强扩散效应影响杂质分布,Delta,沟道技术可以获得较陡峭的纵向低高掺杂分布,57,横向沟道工程:,HALO,掺杂结构,横向高掺杂区可以抑制源漏,pn,结耗尽区向沟道内的扩展,减小短沟效应,Halo,结构可以利用大角度注入实现,58,横向沟道工程:,POCKET,掺杂结构,59,4,、,n,、,p,两种硅栅,在,CMOS,电路中希望,NMOS,和,PMOS,的性能对称,,这样有利于获得最佳电路性能,使,NMOS,和,PMOS,性能对称很重要的一点是使它们的,阈值电压绝对值基本相同,在同样条件下,如果,NMOS,和,PMOS,都选用,n+,硅栅,则,PMOS,的负阈值电压绝对值要比,NMOS,的阈值电压大很多,PMOS,采用,p,硅栅减小其阈值电压的绝对值,从而获得和,NMOS,采用,n,硅栅对称的性能,60,5,、,SDE,结构,减小源漏区结深有利于抑制短沟效应。,问题:,简单地减小源、漏区结深将使源、漏区寄生电阻增大造成,MOS,晶体管性能退化,!,解决办法:,使用,SDE,结构,在沟道两端形成极浅的源、漏延伸区,。,61,SDE,结深减小趋势,62,6,、硅化物自对准结构,在栅极两侧形成一定厚度的氧化硅或氮化硅侧墙,然后淀积难熔金属并和硅反应形成硅化物,作用:,减小多晶硅线和源、漏区的寄生电阻;减小金属连线与源、漏区引线孔的接触电阻,硅化物同时淀积在栅电极上和暴露的源、漏区上,,因此是自对准结构,63,7,、铜互连,铜比铝的电阻率低,40,左右。用铜互连代替铝互连可以显著减小互连线的寄生电阻从而减小互连线的,RC,延迟,铜易于扩散到硅中,会影响器件性能;铜还会对加工设备造成污染,因此铜互连不能用常规的淀积和干法刻蚀方法形成,铜互连技术特点:,显著减小互连线的寄生电阻,与低,k,介质材料结合减小寄生电容,提高电路性能,需要特殊的工艺技术:,“,镶嵌,”,(大马士革)技术和化学机械抛光技术,64,常规互连和镶嵌工艺比较,氧化层,光刻胶,金属,65,采用铜互连可以减少连线层数,66,先进深亚微米,CMOS,工艺过程,67,先进深亚微米,CMOS,工艺过程(续),68,90nm CMOS,技术平台的主要指标,参数,一般器件,低功耗器件,低阈值,常规阈值,低阈值,常规阈值,电源电压,VDD(V),1.0,1.0,1.2,1.2,L,G,70,90,Tox(nm),1.6,2.1,NMOS I,on,(uA/um),640,520,540,415,NMOS I,off,(nA/um),10,1,0.4,0.01,NMOS J,G,(A/cm,2,),2,0.005,PMOS I,on,(uA/um),280,215,250,170,PMOS I,off,(nA/um),10,1,0.4,0.01,PMOS J,G,(A/cm,2,),1,0.002,69,第,6,章,CMOS,集成电路制造工艺,6.1 CMOS,工艺,6.2 CMOS,版图设计,6.3 SOI,工艺,违背版图设计规则的结果,71,6.2 CMOS,版图设计,版图设计规则代表了一种容差要求,这种容差要求可保证最高的成品率。,(1),以,为单位的设计规则,版图设计中各种几何尺寸限制约定为,的倍数,;,根据不同的工艺分辨率,给出相容的,值,;,版图设计可以独立于工艺和实际尺寸,。,图形层次,设计规则内容,几何尺寸要求,n阱,NW1最小宽度,10,NW2.1等电位n阱最小间距,6,NW2.2不等电位n阱最小间距,9,有源区,AA1最小宽度,3,AA2最小间距,3,AA3n阱内p+有源区到n阱边界最小间距,5,AA4n阱外n+有源区与n阱最小间距,5,6.2 CMOS,版图设计,(1),以,为单位的设计规则,图形层次,设计规则内容,几何尺寸要求,多晶硅,GT1最小宽度,2,GT2最小间距,2,GT3伸出有源区外的最小长度,2,GT4硅栅到有源区边界的最小距离,3,GT5与有源区的最小外间距,1,注入框,SN1最小宽度,5,SN2最小间距,2,SN3对有源区的最小覆盖,2,接触孔,CT1CT1最小接触孔面积,22,CT2最小间距,2,CT3有源区或多晶硅对接触孔的最小覆盖,1.5,CT4有源区接触孔到多晶硅栅的最小间距,2,CT5多晶硅接触孔到有源区的最小间距,2,CT6金属对接触孔的最小覆盖,1,金属,M1最小线宽,3,M2最小间距,3,6.2 CMOS,版图设计,(2),以微米为单位的设计规则,每个尺寸之间没有必然的比例关系,各尺寸之间可以独立选择,;,灵活性大,针对性强,;,通用性差,。,图形层次,设计规则内容,几何尺寸要求,n阱,NW1最小宽度,0.6m,NW2等电位n阱最小间距,0.6m,NW3不等电位n阱最小间距,1.2m,有源区,AA1最小宽度,0.15m,AA2最小间距,0.2m,AA3n阱内p+有源区到阱边界最小间距,0.3m,AA4n阱外n+有源区与阱最小间距,0.3m,AA5n阱至阱外p+区的最小间隔,0.3m,AA6n阱至阱外n+区的最小间隔,0.3m,6.2 CMOS,版图设计,(2),以微米为单位的设计规则,图形层次,设计规则内容,几何尺寸要求,多晶硅,GT1最小宽度,0.13m,GT2最小间距,0.18m,GT3伸出有源区外的最小长度,0.18m,GT4有源区外多晶硅与有源区边界的最小距离,0.25m,GT5有源区上多晶硅与有源区边界的最小距离,0.20m,GT6与有源区的最小外间距,0.07m,注入框,SN1最小宽度,0.3m,SN2最小间距,0.3m,SN3对有源区的最小覆盖,0.18m,接触孔,CT1CT1最小面积,0.16m0.16m,CT2最小间距,0.18m,CT3有源区或多晶硅对接触孔的最小覆盖,0.07m,CT4有源区接触孔到多晶硅栅的最小间距,0.1m,CT5多晶硅接触孔到有源区的最小间距,0.15m,CT6金属对接触孔的最小覆盖,0.05m,6.2 CMOS,版图设计,(2),以微米为单位的设计规则,图形层次,设计规则内容,几何尺寸要求,金属,Mn1最小线宽,0.16m,Mn2最小间距,0.18m,通孔,Vn1Vn1最小面积,0.18m0.18m,Vn2最小间距,0.2m,Vn3金属对通孔的最小覆盖,0.05m,压焊块,PA1最小面积,60m60m,PA2最小间距,90m,6.2 CMOS,版图设计,6.2 CMOS,版图设计,四输入与门版图与版图设计规则所对应的相关尺寸,版图设计完成后,需要进行设计规则检查,(Design Rule Check,,,DRC),。,第,6,章,CMOS,集成电路制造工艺,6.1 CMOS,工艺,6.2 CMOS,版图设计,6.3 SOI,工艺,2.3.2 SOI CMOS,基本工艺,SOI,结构,SOI,工艺,SOI,优点,80,SOI CMOS,结构,1.,体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区的引出端。,2.,衬底相对沟道区也相当于一个,MOS,结构,因此也把,SOI MOSFET,的衬底又叫做背栅,是五端器件 。,81,SOI MOSFET,的性能,厚膜器件,tsi2x,dm,。背栅对,MOSFET,性能基本没有影响,,和体硅,MOS,器件基本相同,薄膜器件,tsix,dm,。在栅电压的作用下可以使顶层硅膜全部耗尽,可以通过减薄硅膜抑制短沟道效应,82,形成,SOI,硅片的基本工艺,(1),注氧隔离技术(,SIMOX,),通过高能量、大剂量注氧在硅中形成埋氧化层,.,O+,的剂量在,1.810,18,cm,-2,左右;,能量,200kev,埋氧化层把原始硅片分成,2,部分,上面的薄层硅用来做器件,下面是硅衬底,83,形成,SOI,硅片的基本工艺,(2),键合减薄技术(,BE,),把,2,个生长了氧化层的硅片键合在一起,两个氧化层通过键合粘在一起成为埋氧化层,其中一个硅片腐蚀抛光减薄成为做器件的薄硅膜,另一个硅片作为支撑的衬底,84,形成,SOI,硅片的基本工艺,(3),智能剥离技术(,smart cut,),解决了如何用键合技术形成薄膜,SOI,材料,可以形成高质量的薄硅膜,SOI,材料,85,86,基于台面隔离的,SOI CMOS,基本工艺流程,87,88,SOI CMOS,的优越性,每个器件都被氧化层包围,完全与周围的器件隔离,从根本上消除了闩锁效应;,减小了,pn,结电容和互连线寄生电容,不用做阱,简化工艺,减小面积,极大减小了源、漏区,pn,结面积,从而减小了,pn,结泄漏电流,有利于抑制短沟效应;,有很好的抗幅照性能;,实现三维立体集成。,89,SOI,技术实现三维立体集成,90,SOI CMOS,反相器结构,91,SOI,与体硅,CMOS,性能比较,92,11,、人生的某些障碍,你是逃不掉的。与其费尽周折绕过去,不如勇敢地攀登,或许这会铸就你人生的高点。,12,、有些压力总是得自己扛过去,说出来就成了充满负能量的抱怨。寻求安慰也无济于事,还徒增了别人的烦恼。,13,、认识到我们的所见所闻都是假象,认识到此生都是虚幻,我们才能真正认识到佛法的真相。钱多了会压死你,你承受得了吗,?,带,带不走,放,放不下。时时刻刻发悲心,饶益众生为他人。,14,、梦想总是跑在我的前面。努力追寻它们,为了那一瞬间的同步,这就是动人的生命奇迹。,15,、懒惰不会让你一下子跌倒,但会在不知不觉中减少你的收获,;,勤奋也不会让你一夜成功,但会在不知不觉中积累你的成果。人生需要挑战,更需要坚持和勤奋,!,16,、人生在世:可以缺钱,但不能缺德,;,可以失言,但不能失信,;,可以倒下,但不能跪下,;,可以求名,但不能盗名,;,可以低落,但不能堕落,;,可以放松,但不能放纵,;,可以虚荣,但不能虚伪,;,可以平凡,但不能平庸,;,可以浪漫,但不能浪荡,;,可以生气,但不能生事。,17,、人生没有笔直路,当你感到迷茫、失落时,找几部这种充满正能量的电影,坐下来静静欣赏,去发现生命中真正重要的东西。,18,、在人生的舞台上,当有人愿意在台下陪你度过无数个没有未来的夜时,你就更想展现精彩绝伦的自己。但愿每个被努力支撑的灵魂能吸引更多的人同行。,19,、积极的人在每一次忧患中都看到一个机会,而消极的人则在每个机会中看到了某种忧患。莫找借口失败,只找理由成功。,20,、每一个成就和长进,都蕴含着曾经受过的寂寞、洒过的汗水、流过的眼泪。许多时候不是看到希望才去坚持,而是坚持了才能看到希望。,1,、有时候,我们活得累,并非生活过于刻薄,而是我们太容易被外界的氛围所感染,被他人的情绪所左右。,2,、身材不好就去锻炼,没钱就努力去赚。别把窘境迁怒于别人,唯一可以抱怨的,只是不够努力的自己。,3,、大概是没有了当初那种毫无顾虑的勇气,才变成现在所谓成熟稳重的样子。,4,、世界上只有想不通的人,没有走不通的路。将帅的坚强意志,就像城市主要街道汇集点上的方尖碑一样,在军事艺术中占有十分突出的地位。,5,、世上最美好的事是:我已经长大,父母还未老,;,我有能力报答,父母仍然健康。,6,、没什么可怕的,大家都一样,在试探中不断前行。,7,、时间就像一张网,你撒在哪里,你的收获就在哪里。纽扣第一颗就扣错了,可你扣到最后一颗才发现。有些事一开始就是错的,可只有到最后才不得不承认。,8,、世上的事,只要肯用心去学,没有一件是太晚的。要始终保持敬畏之心,对阳光,对美,对痛楚。,9,、别再去抱怨身边人善变,多懂一些道理,明白一些事理,毕竟每个人都是越活越现实。,10,、山有封顶,还有彼岸,慢慢长途,终有回转,余味苦涩,终有回甘。,11,、失败不可怕,可怕的是从来没有努力过,还怡然自得地安慰自己,连一点点的懊悔都被麻木所掩盖下去。不能怕,没什么比自己背叛自己更可怕。,12,、跌倒了,一定要爬起来。不爬起来,别人会看不起你,你自己也会失去机会。在人前微笑,在人后落泪,可这是每个人都要学会的成长。,13,、要相信,这个世界上永远能够依靠的只有你自己。所以,管别人怎么看,坚持自己的坚持,直到坚持不下去为止。,14,、也许你想要的未来在别人眼里不值一提,也许你已经很努力了可还是有人不满意,也许你的理想离你的距离从来没有拉近过,.,但请你继续向前走,因为别人看不到你的努力,你却始终看得见自己。,15,、所有的辉煌和伟大,一定伴随着挫折和跌倒;所有的风光背后,一定都是一串串揉和着泪水和汗水的脚印。,16,、成功的反义词不是失败,而是从未行动。有一天你总会明白,遗憾比失败更让你难以面对。,17,、没有一件事情可以一下子把你打垮,也不会有一件事情可以让你一步登天,慢慢走,慢慢看,生命是一个慢慢累积的过程。,18,、努力也许不等于成功,可是那段追逐梦想的努力,会让你找到一个更好的自己,一个沉默努力充实安静的自己。,19,、你相信梦想,梦想才会相信你。有一种落差是,你配不上自己的野心,也辜负了所受的苦难。,20,、生活不会按你想要的方式进行,它会给你一段时间,让你孤独、迷茫又沉默忧郁。但如果靠这段时间跟自己独处,多看一本书,去做可以做的事,放下过去的人,等你度过低潮,那些独处的时光必定能照亮你的路,也是这些不堪陪你成熟。所以,现在没那么糟,看似生活对你的亏欠,其实都是祝愿。,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 教学培训


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!