资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,7.5,分立元件门电路,7.5.1,二极管与三极管的开关特性,7.5.2,分立元件门电路,7.5.3,复合逻辑门电路,8.1,集成门电路,1 TTL,与非门,2 OC,门,3,三态门,(TS,门,),4,集成门电路使用的一些实际问题,(,了解,),8.2,半加器和全加器,1,什么是最小项？,复习卡诺图化简法,2,n,变量的最小项有 ？个。,2,n,个,3,如何给最小项编号？,000,001,010,011,与项,(,乘积项,),中所有变量都出现且只出现一次，出现的形式可以是原变量也可以是反变量,。,100,101,110,111,m,0,m,1,m,2,m,3,m,4,m,5,m,6,m,7,F=,m,( 1, 3, 4, 5, 7, 10, 12, 14 ),F,AB,CD,00,01,11,10,00,01,11,10,0,1,F = + +,1,1,1,1,1,1,1,0,0,0,0,0,0,0,BCD,AD,ACD,7.5,分立元件门电路,门电路是用以实现逻辑关系的电子电路，门电路主要有：,与门、或门、与非门、或非门、异或门,等。,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,7.5.1,二极管与三极管的开关特性,开关电路,u,i,u,o,U,cc,R,u,i,=U,CC,-,u,o,=1,u,i,=0,-,u,o,=0,D,饱和,截止,3V,0V,u,O,0,相当于,开关断开,相当于,开关闭合,u,O,U,CC,+,U,CC,u,i,R,B,R,C,u,O,T,u,O,+,U,CC,R,C,E,C,u,O,+,U,CC,R,C,E,C,3V,0V,二极管与门电路,Z,D,1,D,2,A,B,+5V,7.5.2,分立元件门电路,A B,0 0,Z,0,0 1,0,1 0,0,1 1,1,二极管或门电路,Z,D,A,D,B,A,B,-12V,A B,0 0,Z,0,0 1,1,1 0,1,1 1,1,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,逻辑表达式：,Y,=,A,“0”,1,0,“,1,”,“0”,“,1”,A,Y,“,非”,门逻辑状态表,逻辑符号,1,A,Y,三极管非门电路,(,反相器,),A,B,D,1,D,2,+12V,3.9,K,R,二极管,与,门,A B,A,B,-12V,三极管,非,门,D,+12V,+3V,1.5K,1K,18K,P,=30,Z,与非门电路,7.5.3,复合逻辑门电路,Z =,有,0,出,1,，全,1,出,0,A,B,D,1,D,2,-12V,R,二极管,或,门,A + B,D,+12V,+3V,1.5K,1K,18K,-12V,P,=30,三极管,非,门,F,A + B,或非门电路,F =,有,1,出,0,，全,0,出,1,根据输入波形画出输出波形,A,B,Y,1,有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,8.1,集成门电路,分立元件门电路：体积大，速度低，带负载能力差，工作不可靠,集成门电路：体积小、,速度快,、,可靠性高,按制作工艺可分为双极型,/,单极性两大类。,TTL,、,CMOS,逻辑门电路应用最广泛。,TTL:,输入和输出端都是半导体晶体管，称之为,transistor ,transistor,logic,gate,输入级,中间级,输出级,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,E,2,E,3,E,1,B,等效电路,C,多发射极三极管,1 TTL,与非门,Y=A B C,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,1V,T,2,、,T,5,截止,负载电流（拉电流）,(1),输入端有一个低电平“,0”(0.3V),(0.3V),“1”,“0”,输入有低,“,0”,输出为高,“,1”,V,Y,5-0.7-0.7,=3.6V,5V,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,“1”,(3.6V),(2),输入全为高电平“,1”(3.6V),时,4.3V,T,2,、,T,5,饱和导通,钳位,2.1V,E,结反偏,截止,“0”,(0.3V),负载电流（灌电流）,输入全高,“,1”,输出为低,“,0”,1V,全导通,有“,0”,出“,1”,全“,1”,出“,0”,“,与非,”,逻辑关系,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“与非” 门逻辑状态表,逻辑表达式：,Y=A B C,Y,&,A,B,C,输入端至少有一个低电平时，,T,4,发射极输出高电平，产生拉电流；输入全是高电平时，,T,5,集电极输出低电平，产生灌电流。,T,2,截止时，,u,c2,为高电平，,u,E2,为低电平；,+5V,u,o,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,C,100,750,360,3K,T,2,导通使,u,c2,降低,u,E2,升高,T,2,集电极电压和发射极电压变化方向相反，所以把这一级叫做,倒相级,输出级工作特点：,T,4,和,T,5,总是一个导通一个截止，有利于降低输出级的静态功耗，这种形式的电路叫做,推拉式电路,。,(3)TTL,反相器传输特性,(,不要求,),AB,段,:T,2,T,5,截止，,T,3,T,4,导通,u,o,=3.6V,+5V,u,o,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,A,B,C,100,750,360,3K,BC,段,:u,B2,增大,T,2,发射结正偏处于放大状态,T,5,仍截止,CD,段,:,U,i,增大到,1.4V,，,T,2,T,5,迅速转为饱和导通,输出高电平的下限值,输出低电平的上限值,阈值电压或门槛电压,U,OH(min,),(4)TTL,与非门的主要参数,(,不要求,),U,OL(max,),U,TH,低电平输入电流,I,IL,高电平输入电流,I,IH,输入为高电平时流入输入端的电流,(,几十微安,),输入为低电平时流入输入端的电流,输入短路电流,I,IS,(-1.6mA),+5V,R,2,R,1,3k,T,2,R,3,T,1,T,5,b,1,c,1,I,OL,I,Is1,I,Is2,I,Is3,输出为低电平时,扇出系数,:,与非门最多能带同类负载门的个数,I,iH3,+5V,R,4,R,2,R,5,T,3,T,4,T,1,T,1,T,1,I,iH1,I,iH2,输出为高电平时,I,OH,一般为,8-10,个,平均传输延迟时间：与非门工作速度的参数,t,u,i,o,t,u,o,o,50%,50%,t,pd1,t,pd2,普通,TTL,与非门的输出端是不允许直接相连的。,当一个门的输出为高电平另一个为低电平时， 将有一个很大的电流同时流过着两个门的输出级，该电流的数值远远超出正常的工作电流，可能使门电路损坏。,(,连接方式,),将多个与非门输出端直接并联连接,(5),线与,i,O,R,L,+5V,R,4,R,2,R,5,T,3,T,4,U,OH,+5V,R,2,R,1,3k,T,2,R,3,T,1,T,5,b,1,c,1,U,OL,+5V,输出为,低电平,时,输出为,高电平,时,i,+5V,R,4,R,2,T,3,T,4,T,5,100,750,3K,R,3,U,OH,+5V,R,4,R,2,T,3,T,4,T,5,100,750,3K,R,3,U,OL,OC,门电路,OC,门逻辑符号,2 OC,门,(,O,pen,C,ollector Gate),集,电极开路,与非,门,+V,当输出为高电平时，,T,3,截止，由,V,经过上拉电阻向负载提供电流。,+,V,CC,R,C,Y,1,A,B,&,G,1,Y,2,C,D,&,G,2,Y,3,三态门（,TS,门）,Three-State Output Gate,高电平、低电平、高电阻,使能端,TS,门逻辑符号,高电平有效, ,0,高阻,0,0,1,1,0,1,1 1,1,0,1 1,1,1,1 0,表示任意态,三态输出“与非”状态表,A,B,E,Y,1V,1V,应用举例：,(1),用做多路开关,Y,A,1,1,E,1,E,A,2,1,G,1,G,2,使能端,1,0,禁止,使能,0,1,使能,禁止,任何时刻只允许一个三态门使能，其余为高阻态。,(2),构成数据总线,E,1,E,1,E,1,G,1,G,2,G,n,A,1,A,2,A,n,数据总线,0,1,1,1,0,1,1,1,0,实现用一条总线分时传送几个不同的数据或控制信号,4,集成门电路使用的一些实际问题,TTL,门电路多余输入端的处理,悬空,(,视为,“,1”),与非门多余输入端的三种处理方法,a,接电源,b,通过,R,接电源,c,与使用输入端并联,a,b,c,a,接地,b,通过,R,接地,c,与使用输入端并联, 或非门多余输入端的三种处理方法,a,b,c,例：,A,=1101,B,=1001,，计算,A,+,B,。,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,加法运算的基本规则,(1),逢二进一。,(2),最低位是两个数最低位的叠加，不需考虑进位。,(3),其余各位都是三个数相加，包括加数、被加数和低位来的进位。,(4),任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,1.,半加器,逻辑图,=1,&,A,B,S,C,A,B,C,S,逻辑符号,CO,A B S C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,真值表,8.2,半加器和全加器,2.,全加器,A,-,加数；,B-,被加数；,CI-,低位的进位；,S-,本位和；,C-,进位。,真值表,A,B,CI,S,C,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,全加器逻辑图,逻辑图,C,=,逻辑符号,实现两个四位二进制数的加法运算。,A,1101,；,B,1011,用四个全加器组成串联电路,C,3,A,3,B,3,S,3,S,2,S,1,S,0,A,2,A,1,A,0,B,2,B,1,B,0,C0 CI,C0 CI,C0 CI,C0 CI,C,1,C,2,C,0,1,1,0,1,1,0,1,1,=0,=,1,=0,=,1,=0,=1,=1,=,1,串行进位；运算速度慢；电路简单；,加法运算电路是微型机,CPU,中一个关键部件,1,1,0,1,（,A,）,（,B,）,（,S,）,+,1,0,1,1,11,0,0,0,例题,作业：,P166 8-1, 8-11,预习：,8.3,编码器和译码器,8.4,数据选择器,
展开阅读全文