资源描述
,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2006-11,*,曹 晨,1,S3C44B0X,时钟电源管理器概述,S3C44B0X,时钟发生器,S3C44B0X,电源管理器的功能,2,3,时钟发生器,产生,CPU,和外设所需要的时钟信号,输入,晶体,(6-20MHz),外部时钟,(1-66MHz),输出,PLL,输出,直接输出外部时钟,4,电源管理器,提供,5,种电源管理方案,以保持最佳的功耗,正常模式,低速模式,空闲模式,停止模式,LCD,的,SL,空闲模式,5,6,信号,类型,描述,OM3:2,输入,决定时钟产生方式,EXTCLK,输入,外时钟源,不用时接高,XTAL0,模拟输入,晶体输入,不用时接高,EXTAL0,模拟输出,晶体输出,不用时浮空,PLLCAP,模拟输入,接,PLL,的滤波电容,CLKout,输出,时钟输出,7,OM3:2,的采样时间是在,nRESET,信号的上升沿,.,直到用户向,PLLCON,寄存器中写入有效的设置后,PLL,的输出才作为,MCLK,否则外部时钟信号直接作为,MCLK,使用,8,参数,描述,tRESW,时钟稳定后复位保持时间,最小,4MCLK,周期,tMDRH,复位结束后模式设置保持时间,最小,3ns,9,是用于根据输入时钟在频率和相位上产生同步的输出信号的电路,为什么要使用,PLL?,常用的晶体振荡器无法满足电子业日新月异的发展和要求,其频率值是单一的，最多只能在很小的频段内进行微调,PLL,优缺点,优点：结构简单，输出频率纯度高，易于得到大量的离散频率,缺点：瞬时频率稳定度较差，频率转换时间较长,10,相位差检测器,(PFD),回环滤波器,(LF ),压控振荡器,(VCO),11,鉴相器,检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出,回环滤波器,是一个低通滤波器,为了避免,VCO,过载,将鉴相器输出的高频部分和噪声滤掉,输出一个电压来控制,VCO,改变频率,压控振荡器,根据输入的电压调整产生的频率并向输入信号的频率靠拢，直至消除频差而锁定,12,增加了,3,个分频器,P,、,M,和,S,PUMP(,充电泵,),对鉴相器的输出信号转换成相应的充电电压,13,PLL,输出的时钟频率,PLL,的通用条件,14,15,选择时钟,-PLL,输出时钟或直接使用外部时钟,在,PLL,输出时钟频率改变时,在输出稳定之前禁止输出,在上电复位和从,power-down,模式中唤醒的时候也起作用,16,PLL,输出稳定所需时间,(208us),t,lock,=(1/f,in,)*n,n=LTIMECNT,的值,这个值在以下情况由内部逻辑自动插入锁定时间计数寄存器,(lock time count register),重启,(nRESET),从,STOP,模式唤醒,从,SL_IDLE,模式唤醒,17,18,功能：通过软件设置来控制系统时钟，以降低功耗,相关部件,PLL,时钟控制逻辑,外设的时钟控制,Wake-up,信号,模式：,5,种,19,基本模块正常工作,CPU Core,Bus Controller,Memory Controller,Interrupt Controller,Power Management block,外设正常工作，但可通过软件设置关闭指定外设的时钟（,Clock Control Register,CLKCON,）,20,停止向,CPU Core,提供时钟,Bus Controller,、,Memory Controller,、,Interrupt Controller,、,Power Management block,仍有时钟,进入方式：设置,IDLE_BIT=1,，有一些的延时,退出方式：,EINT7:0,、,RTC,告警中断或其他中断,21,功耗最低，所有模块被停止,进入方式：在正常模式或低速模式下设置,STOP_BIT=1,有一定的延时,延迟时间,=16,个外时钟周期,如果在低速模式可直接进入,退出方式：,外部中断或,RTC,告警中断；,不能直接返回正常模式，要先进入解冻,(THAW),模式，直到向,CLKCON,写入有效的值,22,23,DRAM,必须处在自刷新状态,(Self-Refresh),，以保持数据,LCD,要停止显示，否则系统会挂起,所有的端口要配置好，以减少功耗（如：,PCONG,）,在进入停止模式时必须经过,PLL,打开的低速模式,在进入停止模式的最后三个时钟周期不响应唤醒请求,在进入停止模式时，,MCLK,的频率必须比,Fin,的,2.5,倍高,在使用电平触发的,EINT,模式时，进入停止模式时，不能有电平触发的,EINT,唤醒信号，否则，取消进入停止模式,24,基本模块中除了,LCD,控制器都停止,功耗比空闲模式低,进入方式：只能从关闭,PLL,的低速模式进入，设置,SL_ILDE=1,DRAM,必须处在自刷新状态,退出方式：,EINT,或,RTC,告警中断，返回低速模式,25,26,降低频率以减少功耗，还可以关闭,PLL,以去掉,PLL,自身的功耗,输出时钟由外时钟分频得到，分频由,CLKSLOW,中的,SLOW_VAL,决定。,进入方式：正常模式下设置,SLOW_BIT=1,退出方式：设置,SLOW_BIT=0,Fout,的频率,SLOW_VAL,的值,Fin/ (2xSLOW_VAL),SLOW_VAL0,Fin,SLOW_VAL=0,27,28,29,各模式下的,DC,电气特性,关闭各,IO,模块可节省的功耗,30,31,进入,IDLE,模式时，电源管理模块要收到,CPU,应答才能真正进入,PLL,仅能在,SLOW,模式下，通过软件设置打开或关闭,在,STOP,和,SL_IDLE,模式下，数据总线,(D31:0),处于高阻态，可通过设置,PUPC,PUPD,或,PUPS,来减少其上拉电阻的功耗,在,STOP,和,SL_IDLE,模式下，输出管脚若是低电平，由内部寄生电阻维持状态，若是高电平将不再维持,在进入,STOP,模式后，,ADC,也必须处在,power-down,模式下（可通过,ADCCON,设置）,32,寄存器名,地址,初始值,描述,PLLCON,0x10D80000,0x38080,PLL,设置寄存器,CLKCON,0x10D80004,0x7FF8,时钟设置寄存器,CLKSLOW,0x10D80008,0x9,低速时钟控制寄存器,LOCKTIME,0x10D8000C,0xFFF,PLL,锁时计数寄存器,33,计算公式,F,pllo,*2,s,=0;s-),/ fvco must small than MAX_FVCO value,fvco = Mclk*pow2s;,if(fvcoMAX_FVCO) continue;,/ P value:0-63,Fin/(p+2) must in 1-2,for(p=0;p=2 change to next p value,if(Fin/(p+2)=2) continue;,/ M value:0-255,for(m=0;m256;m+),tmpMclk=clkXtal*(m+8)/(p+2)*pow2s);,if(tmpMclk= =Mclk) return;,38,nop,nop,nop,nop,;enter POWERDN mode,ldr r0,=CLKCON,str r2,r0,;wait until enter STOP mode and,;until wake-up,ldr r0,=0x10,subs r0,r0,#1,bne %B0,;,关闭外设和,LCD,;,设置唤醒中断,;r0=CLKCON=0x01,mov r2,r0,ldr r0,=REFRESH,ldr r3,r0,mov r1, r3,orr r1, r1, #0x400000,;self-refresh enable,str r1, r0,;Wait until self-refresh is issued.,nop,nop,nop,39,;exit from DRAM/SDRAM self refresh mode.,ldr r0,=REFRESH,str r3,r0,;enter THAW mode, write value to CLKCON to,;change to NORMAL mode,mov r3,#0x7ff8,mov r0,=CLKCON,str r3,r0,;Turn on LCD, and return original port,;configurations,40,/Enter Slow Mode,/PLL off, SLOW mode, SLVAL=5 Fout=Fin/(2*SLVAL)=1MHz,rCLKSLOW=5|(14)|(11MHz),.,/Exit Slow Mode,/change memory control register(1MHz-66MHz),/PLL on,rCLKSLOW=2|(14)|(05);,/wait during PLL lock-time,for(i=0;i2048;i+);,/exit SLOW mode(disable slow_bit),rCLKSLOW=2;,41,
展开阅读全文