AD0820-DA0832

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,AD-DA,AD0820-DA0832,概述,数模转换器简称,DAC(Digital-AnalogConverter,),是将数字信号转换成连续的模拟信号的组件，一般用在数字接口或微处理机的接口输出控制上，典型的应用有以下几种：数字雷射唱盘,CD,的放音转换；计算机,VGA,适配卡中的显像输出转换电路；直流马达速度控制；数字式电源供给器；任意波形产生器；计算机合成乐器控制；,FM,音源器的输出转换；计算机数字放音控制等。其中计算机数字放音在许多较新型的电子产品中都可以看到，几乎任何的产品需要语音提示的场合，都可以派上用场，熟悉此控制技巧在自行设计的产品中加人语音的功能，提高产品的附加价值 。,D,A,转换器的主要性能指标,1,）分辨率：其定义是当输入数字量发生单位数码变化（既,1LSB,）时，所对应的输出模拟量的变化量。即分辨率,=,模拟输出满量程值,/2N,其中,N,是数字量位数。,分辨率也可用相对值表示：相对分辨率,=1,2N,D,A,转换的位数越多，分辨率越高。例如，,8,位,D,A,，其相对分辨率为,1/2560.004,。因此，实际使用中，常用数字输入信号的有效位数给出分辨率。例如,DAC0832,的分利率为,8,位。,（,2,）线性度：通常用非线性误差的大小表示,D,A,转换的线性度。,（,3,）转换精度：转换精度以最大静态转换误差的形式给出。这个转换误差应该包含非线性误差、比例系数误差以及漂移误差等综合误差。应该指出，精度与分辨率是两个不同的概念。精度是指转换后所得的实际值对于理想值的接近程度；而分辨率是指能够对转换结果发生影响的最小输入量。对于分辨很高的,D,A,转换器并不一定具有很高的精度。,(4),建立时间：指当,D,A,转换器的输入数据发生变化后，输出模拟量达到稳定数值,(,即进入规定的精度范围内,),所需要的时间。该指标表明了,D,A,转换器转换速度的快慢。,(5),温度系数：在满刻度输出的条件下，温度每升高一度，输出变化的百分数。该项指标表明了温度变化对,D,A,转换精度的影响。,DAC0800,简介,DAC0832,是,8,位,D,A,芯片，与,DAC0830,、,DAC0831,同属于,DAC0830,系列,D,A,芯片，是美国国家半导体公司产品，是目前国内应用最广的,8,位,D,A,芯片。,DI0,DI7,：,8,位数据输入端。,ILE,：输入数据允许锁存信号，高电平有效。,CS,：片选端，低电平有效。,WR1,：输入寄存器写选通信号，低电平有效。,WR2,：,DAC,寄存器写选通信号，低电平有效。,XFER,：数据传送信号，低电平有效。,Iout1,、,Iout2,：电流输出端。当输入数据为全,0,时，,Iout1=0,；当输入数据全为,1,时，,Iout2,为最大值,IOUT1+IOUT2 =,常数。,Rfe,：反馈电流输入端。,UREF,：基准电压精人端。,VCC,：正电源端；,AGND,：模拟地；,DGND,：数字地。,分辨率：,8,位；,输出电流稳定时间：,1US,；,非线性误差：,DAC0832,：,0,20,FSB,；,温度系数：,2x10-6,；,逻辑输入电平：,TIL,；,功耗：,20mw,；,电源：,+5,+15V,。,工作方式：双缓冲、单缓冲、直通。,主要性能指标,DAC0832,工作方式,(1),直通工作方式,直通工作方式是将两个寄存器的,5,个控制信号均预先置为有效，两个寄存器都开通，处于数据接收状态，只要数字信号送到数据输入端,D10-D17,，就立即进入,D,A,转换器进行转换，这种方式主要用于不带,CPU,的电路中。,(2),单缓冲工作方式,图,8-17a),为,DAC0832,单缓冲工作方式时接口电路，其中,ILE,接正电源，始终有效,XFER,接,P2.7,、,WR1,、,WR2,接,80C51,的，其指导思想是,5,个控制端由,CPU,一次选通。这种工作主要用于只有一路,D,A,转换，或虽有多路，但不要求同步输出的场合。,DAC0832,作为,80C51,的一个扩展,I/O,，地址为,7FFFH,。,80C51,输出的数字量从,PO,口输入到,DAC0832,的,DI0,DI7,，,UREF,直接与工作电源电压相连，若要提高基准电压精度，可另接高精度稳定电源电压。,uA741,将电流信号转换为电压信号，,RPl,调零，,RP2,调满度。,(3),双缓冲工作方式,在多路,D,A,转换情况下，若要求同步输出，必须采用双缓冲工作方式。例如智能示波器，要求同步输出,x,轴信号和,Y,轴信号，若采用单缓冲方式，,x,轴信号和,Y,轴信号能先后输出，不能同步，会形成光点偏移。图,9-34a,为双缓冲工作方式时接口电路。图,8-17b),为该电路的逻辑框图。,P2.5,选通,DAC0832,（,1,）的输入寄存器。,P2.6,选通,DAC0832(2),的输入寄存器，,P2.7,时选通两片,DAC0832,的,DAC,寄存器。工作时,CPU,先向,DAC0832(1),的输出,X,轴信号，后向,DAC0832(2),输出,Y,轴信号，但是该两信号均只能锁存在各自的输入寄存器内，而不能进入,D,A,转换器。只有当,CPU,由,P2,7,同时选通两片,0832,的,DAC,寄存器时，,X,轴信号和,Y,轴信号才能分别同步地通过各自的,DAC,寄存器进入各自的,D,A,转换器，同时进行,D,A,转换，此时从两片,DAC0832,输出的信号是同步的。,综上所述，,3,种工作方式的区别是：直通方式不选通，直接,D,A,；单缓冲一次选通；通双缓冲方式，二次选通。至于,5,个控制引脚如何应用，可灵活掌握。在,CPU,执行写外,RAM,指令,MOVX,时能自动有效，可接两片,0832,的,WR1,或,WR2,，但,WR,属,P3,口第二功能，负载能力为,4,个,TIL,门，现要驱动二片,0832,共,4,个,WR,选端当然不适当。因此，宜用,89S52,的,WR,与二片,0832,的,WR1,相连，,WR2,分别接地。,AD-DA,实验板电路说明,数字代码：（共阳）,C0h,F9H,A4H,B0H,99H,；,0.1.2.3.4,92H,82H,F8H,80H,90H,；,5.6.7.8.9,个位：,P2.7,十位：,P2.6,百位：,P2.5,千位：,P2.4,（以上低电位有效）,AD,转换：,P1,口接收数据,P3.6,转换忙标志,1-,忙，,0-,读取,P3.7,，使能控制位,0-,使能,DA,转换：,P0,口数据输出,P2.7,使能控制,转换控制地址,7FFH,。,单片机,U1,白色小按键：中断,INT0,黑色小按键：中断,INT1,单片机,U2,棕色小按键：外部计数,T0,黑色小按键：外部计数,T1,步进电机：,A=P2.1 A=P2.0,B=P2.3 B=P2.2,（共阳）,Db 08h,0AH,02h,06H,04h,05H,01h,09H,00H ;,正转表,蜂鸣器：,.P0.7,低电平有效,。,3,3,顺序程序设计,TLC0820AC,和,adc0820AI,是先进,LinCMOS,8,位模数转换器,1.2,特点,先进的,LinCMOS,硅门技术,8,位分辨率,差分基准输入,并行微处理器接口,在温度范围内转化及存取时间,读方式,2.5s Max,无需外部时钟或振荡器,片内的采样与保持,单一,5,伏电源,TLC0820A,可直接替代国家半导体,ADC0820C/CC,及,AD,公司的,AD7820K/B/T,1.3,引脚排列,如下图所示。,1 ANLG LN,模拟输入端,13 CS,片选端。,CS,须保持低电平以便,ADC,识别,RD,或,WR,2 D0,数据端，,3,态数据输出，位,0,（,LSB,）,3 D1,数据端，,3,态数据输出，位,1,4 D2,数据端，,3,态数据输出，位,2,5 D3,数据端，,3,态数据输出，位,3,14 D4,数据端，,3,态数据输出，位,4,15 D5,数据端，,3,态数据输出，位,5,16 D6,数据端，,3,态数据输出，位,6,17 D7,数据端，,3,态数据输出，位,7,（,MSB,）,10 GND,地,9 INT O,中断。中断。在写读方式时，中断输出（,INT,）变低提示内部计数延迟时间,td(int,),完成及结果数据在输出锁定。典型的延迟时间,t,是,d(int,) 800ns,，在,WS,上升缘后开始（见工作特性及图,3,）。如果,RD,在,td(int,),结束前变低则,INT,在,t,结束时变低且转换结果即可读出（见图,d(RIL)2,）。,INT,由,RD,可,CS,上升缘复位,7 MODE I,方式选择。,MODE,通过类似下拉电阻的,50A,电流源与,GND,相连。当,MODE,低电平选择读方式。当,MODE,高电平则选择写,-,读方式,19 NC,无内部连接,18 OFLW O,溢出指示端。正常情况时,OFLW,是一逻辑高电平。可是如果模拟输入比,V,高，,OFLW,在转换结束时将变低。可用于级联两个或,ref+,多个器件以提高分辨率（,9,或,10,位）,8 RD I,读。,CS,低电平的写读方式下，,3,态数据输出,D0,至,D7,在,RD,变低,时被激活。通过在内部计数延迟时间结束之前读数据，,RD,也可用来提高转换速度。结果，传送至输出锁定电路的数据在,RD,的下降沿被锁定。读方式下，,CS,低电平，转换在,RD,变低开始。,RD,变在转换完成时允许,3,态数据输出端输出。,RDY,进入高阻抗状态及,INT,变低指示转换完成,11 REF-,基准电压。,REF,接电阻梯形网络的底部,12 REF+,基准电压。,REF,接电阻梯形网络的顶部,13,电源,6 WR/RDY,写准备好。在写读方式，,CS,为低电平时，,WR,输入信号的下降沿启动转换开始。只要,RD,输入在内部计数延迟时间完成之前不变低，转换结果在其之后被选通入输出锁定。延迟时间,t,大约为,d(int)800ns,。在读方式，,RDY,（一开漏输出）在,CS,的下降沿变低且当转换选通入输出锁定电路时进入高阻抗状态。这可简化微处理器的接口,图,3,2,四、工作原理,TLC0820AC,和,TLC0820AI,均采用取样数据比较器技术及普遍用于许多高速转换器的快闪技术。应用两个,4,位快闪模数转换器完成,8,位输出。,推荐的模拟输入电压范围是,0.1V,至,V +0.1V,。小于,V +1/2LSB,或大于,V +1/2LSB,的模拟输入信号,VCC ref-,Vref,+,分别转换为,00,00,00,00,或,11,11,11,11,。基准输入是全差分的，其共模极限为电源决定。基准输入值决定模拟输入满量程范围。这允许,ADC,的增益通过改变,Vref,+,及,Vref,-,电压值而变化以便于比率转换。,器件在两种方式下工作：读及写读方式，可通过,MODE,选择。当,MODE,处于低电平时，转换器被设为（只）读方式。在读方式，,WR/RDY,被用作输出且被认为是准备好端。在此状态，,WR/RDY,低电平且,CS,低电平指示器件忙。转换开始于,RD,的下降沿且在,INT,下降和,WR/RDY,恢复至高阻抗状态后,2.5s,内完成。,此时数据输出亦从高阻抗状态转变为有效状态。数据读出后，,RD,处高电平状态，,INT,恢复高电平状态，数据输出恢复至高阻抗状态。,当,MODE,处高电平状态，转换器被设为写读方式且,WR/RDY,被看作是写端。保持,CS,和,WR/RDY,低电平可选择转换器并开始输入信号的测量。大约在,WR/RDY,恢复高电平后,600ns,，转换完成。在写读方式，转换开始于,WR/RDY,的上升沿。,高,4,位快闪,ADC,通过同时工作的,16,个比较器测量输入信号。高精度的,4,位,DAC,这时从转换结果产生一离散的模拟电压。一段延迟时间后，第二组比较器根据输入电平及,DAC,输出间的模拟电压差完成低四位转换。每一个转换结果输入一个,8,位锁定电路并且在,RD,的下降沿输出至,3,态输出缓冲器。,本 章 结 束,