电子设计自动化(EDA)实验

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,电子设计自动化（,EDA）,实验,2003年5月,实验体系,实验内容,电子设计自动化（,EDA）,实验,指导思想,参考资料,实验目的,实验要求,知识点,难点指导,实验发挥,选做题,实 验 体 系,返回,EDA,实验体系,基础性实验,设计性实验,创新与提高实验,发挥题,选做题,点击“返回”按钮可返回主页,指 导 思 想,EDA,实验反映了我国当前在数字实验教学体系、内容和方法上的改革思路和教学水平。,EDA,实验能使学生尽快掌握现代电子设计自动化技术的新方法、新工具和新手段。,电子设计自动化（,EDA）,实验是我校国家面向21世纪电工电子课程体系改革和电工电子教学基地建设教学改革的研究成果。,EDA,实验教学的目标定位在系统地、科学地培养学生的实际动手能力、理论联系实际的能力、工程设计能力与创新意识。,返回,点击“返回”按钮可返回主页,实验一,2位16进制数转换2位10进制数,EDA,基础性实验,1.熟悉,EDA,软件使用环节，了解,EDA,实验过程；,掌握,EDA,软件设计平台的,VHDL、ABEL、,图形、符号和状态机输入设计方法；,3.掌握,EDA,软件设计平台的逻辑仿真工具；,4.掌握,EDA,软件设计平台的综合设计、编译方法；,5.掌握可编程芯片下载的方法。,实验目的,实验目的,实验要求,知识点,难点指导,实验一 2位16进制数转换2位10进制数,实验要求,在北方交通大学可编程实验系统（如下图所示）的8位搬码开关,SW24,输入两个四位二进制数（小于1010），显示在,LED1,和,LED3,七段显示发光管上。两位二进制数相加后的和显示在,LED5（,高位）和,LED6（,低位）七段显示发光管上。,实验目的,实验要求,知识点,难点指导,on,of f,1,SW21 8,1,SW22 8,1,SW23 8,1,SW24 8,.,.,1,LED7 10,1,LED8 10,LED(9-12),SW4,SW5,SW6,SW7,SW8,SW9,SW10,SW11,PRO,SW12,SW13,SW0,SW1,SW2,SW3,1,SW15,8,1,SW16 8,1,SW18 8,U2,1,2,6,LB,JT,U1,JP1,20,19,2,1,XC4005EPC,XC5204PC,Master:JP2，JP3,1,2,3,off；4,5,6on,JP3 JP2,3,4,5,Slave:JP2，JP3,1,2,3,on；4,5,6off,b,c,a,d,f,e,g,LED4,on,of f,1,SW17 8,1,SW22 8,4,SW20,VCC,J1,J2,GND,DIN,GND,VCC,CCLK,D/P,a,b,c,d,e,b,c,d,e,f g ,f,g,a,b,c,a,d,f,e,g,LED5,b,c,a,d,f,e,g,LED6,b,c,a,d,f,e,g,LED3,b,c,a,d,f,e,g,LED2,b,c,a,d,f,e,g,LED1,1,实验一 2位16进制数转换2位10进制数,实验目的,实验要求,知识点,难点指导,EDA,实验的步骤及实验板的结构,软件环境的熟悉,参阅软件使用说明，在实验前具备基本应用能力；,下载到实验板如何完成,参阅使用说明中实验板接线说明。,知 识 点,难点,指导,四位二进制数与十进制数的转换规则,EDA,实验的环节和过程及实验板的结构,注意,电源线的正负极不能接反！,实验一 2位16进制数转换2位10进制数,实验目的,实验要求,知识点,难点指导,实验发挥,两个四位二进制数取值可以在0000,1111,的范围内，,和数以8421,BCD,码显示。,在上述实验基础上，在七段显示发光管,LED4,上显示等于（=）符号。,基本仪器,计算机、实验板、软件平台、可编程器件,EPM7128S、,微机电源,实验一 2位16进制数转换2位10进制数,实验目的,实验要求,知识点,难点指导,实验二,彩 灯 控 制 器,EDA,设计型实验,掌握用,VHDL,语言设计时序电路的设计方法；,掌握分频器、译码和显示接口电路的设计方法。,设计并制作一彩灯循环电路。,实验目的,实验要求,实验目的,实验要求,知识点,难点指导,提供一1,MHz,脉冲信号（管脚锁定83），6个,LED,发光管（低电平有效）及管脚锁定如下图所示。用,PLD,器件设计一彩灯。,实验二 彩灯控制器,40,31,22,12,4,74,36,28,18,9,79,69,34,35,73,70,第一秒，40号灯和69号灯亮；,第二秒，31号灯和79号灯亮；,第三秒，22号灯和9号灯亮；,第四秒，12号灯和18号灯亮；,第五秒，4号灯和28号灯亮；,第六秒，74号灯和36号灯亮；,第七秒，73号灯和35号灯亮；,第八秒，70号灯和34号灯亮；,实验目的,实验要求,知识点,难点指导,提供一1,MHz,脉冲信号（管脚锁定83），6个,LED,发光管（低电平有效）及管脚锁定如下图所示。用,PLD,器件设计一彩灯。,实验二 彩灯控制器,40,31,22,12,4,74,36,28,18,9,79,69,34,35,73,70,实验目的,实验要求,知识点,难点指导,要求彩灯循环是：,第一秒，40号灯和69号灯亮；,第二秒，31号灯和79号灯亮；,第三秒，22号灯和9号灯亮；,第四秒，12号灯和18号灯亮；,第五秒，4号灯和28号灯亮；,第六秒，74号灯和36号灯亮；,第七秒，73号灯和35号灯亮；,第八秒，70号灯和34号灯亮；,第九秒，40号灯和69号灯亮；,要求写出设计思想及下载实现。,实验二 彩灯控制器,实验目的,实验要求,知识点,难点指导,分频器、译码器设计应用,软件平台输入方法的熟练掌握,对于输入方法可选择文本输入或原理图输入方法；,知 识 点,难点,指导,时序电路的概念，及相应时序电路的设计方法,分频器、译码器的概念及设计方法,通过温习课堂教学中相关知识或查阅相关资料，于实验前完成设计。,实验二 彩灯控制器,实验目的,实验要求,知识点,难点指导,注意管脚锁定。,LED1-LED6,中不需要的发光管应该通过开关将其关断；,难点,指导,实验二 彩灯控制器,实验目的,实验要求,知识点,难点指导,实验发挥,基本仪器,同时使3个,LED,发光管亮。,时钟改为1/5秒动作，发光管上下跳跃。,计算机、实验板、软件平台、可编程器件,EPM7128S、,微机电源,实验二 彩灯控制器,实验目的,实验要求,知识点,难点指导,在数据通讯、遥测等领域用于同步码识别。当检测到同步码后，输出一个信号，以便将序列脉冲的数据同步取出。,序列脉冲同步码检测,选做题,1,具体方法,：,每收到一个串行码，就进行记忆，在本例中，串行码长度为7位，另外需要检测一个仅收到前沿的状态。,实验要求：,系统有两个手动输入按钮,a,b,及时钟，复位键。,当两个手动按钮同时输入1时并保持足够三个时钟脉冲时，,LED,显示器显示圆周率3.14159即,的前几位，若不满足条件即未收到三组及以上同时的双1输入则保持0。,如果按压下复位键,LED,显示0，直到再次有三组及以上同时的双1输入，又进行功能循环。,选做题,2,双1检测,发生器,实验要求：,选做题,2,详细描述如下：,当系统时钟到来时,系统首先判断是否按压下复位键，若已经按压下复位键则不论输入为何值，系统的,LED,显示始终保持为0，若复位键空闲，则继续进行判断，观察输入的情况。每次当时钟上升沿到来时，判断同时输入的两个端口是否输入并记录同时输入1的个数，及判断满足条件的1的组数，同时判断满足条件的组数与3的关系，若小于3，则继续计数，并保持显示为0，若记录组数为3则在,LED,显示器上显示圆周率，同时不断判断是否有复位键的输入，若有则恢复为0。,双一检测,发生器（,续,）,利用两块板子，进行串行通信，在第一块板子上按键，代表一个数，比如8，然后进行译码，把译出的码串行发送到第二块板子上；,在第二块板子上建立同步，识别出该码，译码后显示在第二块板子上；,注意两块板子之间只能连一条线。,选做题,3,串 行 通 信,实验要求：,8位二进制搬码输入，被乘数分配四位二进制，管脚锁定为48引脚（高位），依此为49,50,51, 乘数分配四位二进制，管脚锁定为52引脚（高位），依此为54,55,56。,被乘数显示在,LED1,七段发光管上，管脚分配为,a1a7（40,39,37,36,35,34,33）,乘数显示在,LED3,上，管脚分配为,b1b7（22,21,20,18,17,16,15）。,乘积高位显示在,LED5，,管脚分配为,c1c7（4,81,80,79,77,76,75），,乘积低位显示在,LED6，,管脚分配为,d1d7（74,73,70,69,68,67,65）。,要求,乘法表用两级,VHDL,模块完成，第一级完成输入、乘法和二进制到二位,BCD,的功能，第二级完成显示功能。,选做题,4,99 乘 法 表,实验要求：,8位二进制搬码输入，十位,BCD,码管脚锁定为48引脚（高位），依此为49,50,51, 另一个个位,BCD,码，管脚锁定为52引脚（高位），依此为54,55,56。,十位,BCD,码显示七段发光管，管脚分配为,a1a7（40,39,37,36,35,34,33）,个位,BCD,码显示七段发光管，管脚分配为,b1b7（22,21,20,18,17,16,15）。,二进制高位显示七段发光管，管脚分配为,c1c7（4,81,80,79,77,76,75），,二进制低位显示七段发光管，管脚分配为,d1d7（74,73,70,69,68,67,65）。,选做题,5,2位,BCD,码到2位8421码转换电路,实验要求：,要求采用图形输入且仅用两块74,LS283,完成。,基本部分,提供一个1,MHz,的时钟频率（管脚83），当输入按键（管脚48）连续输入三个1时，,LED1,七段显示发光管输出显示（管脚分配为40,39,37,36,35,34,33），每秒显示一个字，即3、1、4、1、5、9、2、6，然后往复循环。,发挥部分,显示一个字后，停半秒再显示下一个字。并且显示一个字的同时，喇叭鸣叫（管脚64）。,选做题,6,6,发生器,实验要求：,实验三,数 字 密 码 引 爆 器,EDA,数字系统综合设计实验,1.,掌握用,VHDL,语言设计数字控制系统方法,2.,掌握编码、译码和显示接口电路的设计方法,3.,掌握,EDA,平台中的存储器电路设计方法,实验目的,实验目的,实验要求,知识点,难点指导,数字密码引爆器应具有如下功能。,实验三 数字密码引爆器,（1）系统通电后，系统处于等待状态， 按,F1,键即可由键盘输入密码，此时，显示器的最右侧数码管显示“”。,（2）密码输入中如有错误可按,F2,键删除，重新键入。键入密码后按,F1,键与系统密码进行比较，若正确则按,F4,进行引爆；如不正确，则发出报警信号。,实验内容,实验目的,实验要求,知识点,难点指导,（3）在输入密码正确时，可以按,F3,键修改系统密码，密码由0-9 十个数字键输入，位数最多为8位。,（4）为提高系统保密性，密码输入时，显示器只显示,F,报警装置安装在工作人员室中。,实验内容,实验三 数字密码引爆器,实验目的,实验要求,知识点,难点指导,(1)修改密码时，需输入两遍，并在8个七段显示管上显示修改数字。,(2)引爆的同时，在8个七段显示管上显示彩灯循环，循环方式自选。,实验发挥,基本仪器,计算机、实验板、软件平台、可编程器件,EPM7128S、,微机电源,实验三 数字密码引爆器,实验目的,实验要求,知识点,难点指导,知 识 点,难点,指导,课堂教学中编码、译码及显示接口电路设计,软件平台输入方法的选择,在这个实验中，输入方法可选择文本输入与原理图输入相结合的方法。,编码、译码及显示接口电路的设计方法,存储器设计方法,实验三 数字密码引爆器,实验目的,实验要求,知识点,难点指导,自动绕线机数字系统（控制型题目）,选做题,1,实验要求：,设计一台自动绕线机数字系统，要求用可编程逻辑器件实现如下功能：,（1）绕线机能够自动控制线包的绕制匝数，并且匝数可以预先设定；,（2）自动记录电动机转动次数，即绕制的匝数，并有三位十进制数字显示；,（3）绕制过程发生事故，允许操作者拨动手动开关，使电机停转，以便排除故障；,（4）一次绕制完成，绕线机自动切断电机电源，保持显示数据，操作者可以从容取下成品，重新开始,。,自动售货机（控制型题目）,选做题,2,实验要求：,自动售货机可以销售许多种类商品，通过选择需要的商品按钮，投入一定数量的硬币，顾客就可以获得所需要的商品。该自动售货机应具有如下功能。,（1）,设自动售货机能销售三种商品：热狗、汉堡和双层汉堡，它们的单价分别是1元、4元和8元。并且机器中三种商品的数量无限。,（2）,自动售货机允许投入1元、2元和5元,硬币,。当总投入的币值等于顾客需要的商品单价时，机器送出需要的商品；若总投入的币值大于顾客需要的商品单价时，机器除提供需要的商品之外，并将余币退出；若总投入的币值小于顾客需要的商品单价时，则机器退出顾客投入的硬币。另外，设机器内1元和2元找零,硬币无限。,自动售货机（控制型题目）续,选做题,2,（3） 如果投入的硬币达到或大于所要购买商品的价格就不必再投入硬币了，自动售货机会发出一个指示信号使接受硬币的装置不再接收更多的硬币。,（4） 为提高自动售货机的效率，每次投币时间应有规定。设定每次购买商品的允许投币时间为30秒，在此时间到的时候，总投币值不足顾客购买的商品单价时，售货机按不足钱数处理，退还全部投入硬币。如在设定时间内，总投币值不足顾客购买的商品单价时，若需取消交易则可按取消键，售货机按不足钱数处理，退还全部投入硬币。,（5） 当顾客完成一次购买之后或按错所需要的商品按钮，需要设置一个重新开始按钮，使整个系统恢复到初始状态。,（6）顾客一次只能购买一种商品的一个，若需要更多的商品或者其它的品种，则需要重复第一次的操作。,设计一个由,NRZ,到,HDB3,编码的模块（通信型题目）,选做题,3,编码规则如下：,对于一个输入的码流如,0111_0011_0000_1100,。第一个,1,为,+1,，第二个为,-1,，第三个为,+1,，依次类推。当遇到四个连,0,的时候，第四个零的地方必须变成,+/-(1,），也叫破坏点（,V,）。,必须保证两个破坏点,V,之间的“,1,”的个数是奇数个，同时破坏点的极性与前面一个“,1,”的极性一样，“,1,”之间的极性必须是交替的，“,V,”,之间的极性也是交替的。即将该,0000,变为,1001,或,0001,：将,0000,变成,1001,时是因为,0000,之前的,1,是偶数个,(,与上一个,V,之间,),，变成,0001,是因为,0000,前的,1,是奇数个,(,与上一个,V,之间,),。并且,1001,或,0001,中后一个,1,的符号与他前面的,1,相同。最后输出的两路数据流为正负双轨的码流。,实验要求：,设计一个由,NRZ,到,HDB3,编码的模块（续）,选做题,3,如：0111 0011 0000 1100 变为01(+)1(-)1(+) 001(-)1(+) 0001(+) 1(-)1(+)00，,得到,P+=0101 0001 0001 0100；,得到,P-=0010 0010 0000 1000,又如：0111 0001 0000 1100 变为01(+)1(-)1(+) 0001(-) 1(+)001(+) 1(-)1(+)00，,得到,P+=0101 0000 1001 0100；,得到,P-= 0010 0001 0000 1000,又如: 0000 1000 0111 1110 0000 0001,变换为: (+1)00(+1) (-1)000 (-1)(+1) (-1)(+1) (-1)(+1)(-1)(+1) 00(+1)(-1) 00(-1)(+1),得到,P+ =1001 0000 0101 0101 0010 0001；,得到,P- =0000 1000 1010 1010 0001 0010,反之，解码过程是一个逆过程, 当两正负轨的,HDB3,数据输入后，检查其中一轨数据中是否有1001和10001，同时另一轨上的数据为0000或00000，如果是, 则将1001变为0000，将10001变为10000，合并后输出,NRZ,码流, 否则直接合并,码率转化（通信型题目）,有,A,，,B,两种码制，每位,8,BIT,，,其中,B,码每桢共,35*4=140,个数据，,A,码每桢,144,个数据，如下左图所示,选做题,4,0-34,35-69,70-104,105-139,A,B,C,D,0-34,35-69,70-104,105-139,B,A,A,中增加了,A，B，C，D,四个控制字节，其中,A，B,是无用字节，,C，D,的定义,如下：,H4,H3,H2,H1,0,0,0,0,C,D,I4,J4,I3,J3,I2,J2,I1,J1,实验要求：,码率转化（通信型题目）续,选做题,4,其中,H4H3H2H1,可分为有效和无效两种状态，定义,B,中数据的第一个（,8,位）为,G,（,1,）,H4H3H2H1,有效,当,H4H3H2H1,为“,1011”,时表示其有效，如果其有效，根据,I4I3I2I1J4J3J2J1,的值来确定,G,在,A,中的位置，其中,I4I3I2I1J4J3J2J1,的值,139,时，输出,H,为,1,，表示报警，报警信号一直持续到下一个,D,来到时。,当,H4H3H2H1,无效时，（,还有一个报警信号的定义，现在记不起来了）,要求：,A,输出速率,288,K/S,，,输出,G,，,和两个报警信号,。,桶形移位寄存器的设计（接口型题目）,选做题,5,系统要求实现32位数据流的移位运算，包括逻辑右移，逻辑左移，算术右移，算术左移，循环右移，循环左移。由于系统要求是一个纯组合电路，所以不允许使用时钟。,输入电路：,（1）32位并行数据输入。,（2）移位的方向指示，左移或右移；,（3）移位位数的指示,（4）三种移位的选择标志，包括逻辑移动，算术移动，循环移动。在同一时间，此三种情况只有一种发生，不会有两种或者两种以上的情况出现。,输出电路,：输出移位结果32位,实验要求：,桶形移位寄存器的设计（接口型题目） 续,选做题,5,设计基本方案如下：,（1）首先先判断是什么移位既从移位位数的指示中得到是逻辑移动，算术移动，循环移动中的哪一种。,（,2,）接着判断是左移还是右移。,（,3,）针对具体的移位位数进行移位，具体框图见后。,（4）输出移位后的结果。,自动打铃系统（限时数字系统设计控制型题目）,选做题,6,时间：8小时,设计要求 ：,A）,基本计时和显示功能（用12小时进制显示），包括上下午标志，时、分的数字显示，秒信号指示。,B）,能设置当前时间（含上、下午，时，分）。,C）,能实现基本打铃功能，规定：,上午 6：00起床铃：打铃5秒、停2秒、在打5秒。,下午 10：30熄灯铃：打铃5秒、停2秒、在打5秒。,铃声可用,LED,灯光显示，如果试验装置没有,LED,发光管，可用七段显示管的小数点显示，也可用显示小时的十位计数器显示。凡是用到铃声功能的均可如此处理。,基本部分,自动打铃系统（限时数字系统设计控制型题目）,选做题,6,发挥部分,特色和创新,A）,增加整点报时功能，整点时铃响5秒，要求有控制启动和关闭功能。,B）,增加调整起床铃、熄灯铃时间的功能。,C）,增加调整打铃时间长短和间歇时间长短的功能。,D）,增设上午4节课的上、下午打铃功能，规定：,7：30上课，8：20下课；8：30上课，9：20下课；9：40上课，10：30下课；,10：40上课，11：30下课；每次铃声5秒。,参 考 资 料,数字逻辑与系统解题指导和,Foundation,操作指南，主编 侯建军 中国铁道出版社 2001年,CPLD/FPGA,的开发与应用 主编 徐志军 电子工业出版社 2002年,返回,点击“返回”按钮可返回主页,