恒流源电路知识讲座

上传人:唐****1 文档编号:242919182 上传时间:2024-09-11 格式:PPT 页数:28 大小:497KB
返回 下载 相关 举报
恒流源电路知识讲座_第1页
第1页 / 共28页
恒流源电路知识讲座_第2页
第2页 / 共28页
恒流源电路知识讲座_第3页
第3页 / 共28页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,恒流源电路,基本电流镜结构,电流复制的基本原理,相同的工艺参数制作的两个,相同的,MOS,器件具有相同,的栅源电压,并且都工作在,饱和区则其漏极电流完全相,等,即实现了所谓的电流复制,。,但由于存在沟道调制效应时,其漏源电压,V,DS,若不相等,则其电流也不会相同。,基本电流镜结构,在考虑沟道调制效应时有:,从上式可以看出:假如已有,I,R,,只要改变M,1,与M,2,的宽长比,就可设计出,I,o,,它即可以与,I,R,相等,也可与,I,R,成一比例关系,所以也称为比例电流镜,这种技术在模拟集成电路中有着广泛的应用,比如作为放大器的负载。,但是由于存在沟道调制效应,且,V,DS2,是一变量,因此,I,o,实际上不是一个恒流源。,基本电流镜结构,如何改善,I,o,的恒流特性以实现真正意义上的电流源,可以看到原则上有两种方法:,1、减小以至消除M,2,的沟道调制效应(因为,V,DS1,V,GS1,为定值,故M,1,不影响,I,o,的恒流特性),即通过增大M,2,的沟道长度,以减小,,增大输出阻抗,从而改善恒流特性。,2、设定,V,DS2,V,DS1,,则可知,I,o,与,I,R,只与M,1,、M,2,的宽长比相关,从而得到具有很好的恒流特性的电流源。,基本电流镜结构,因为沟道调制效应在小特征尺寸的,CMOS,工艺中是不能消除的,因此通常是采用第二种方法来改善电流源的恒流特性,由此而设计出了多种恒流源电路结构。,另外,有时还由于存在不同的体效应,使各自的阈值电压,V,th,不相等,因而其电流也会产生偏差,这也可以通过电路的合理设计以消除它对电流镜的影响。,威尔逊电流源,该电流源的基本原理是利用负反馈来提高电流源的输出阻抗以使电流源具有良好的恒流特性。,威尔逊电流源,上图中,由于,V,DS1,=V,GS3,+V,GS2,,而,V,GS1,=V,GS2,,所以:,V,DS1,V,GS1,,因此M,1,一定工作在饱和区,所以根据饱和萨氏方程可得:,由于,V,DS2,V,GS2,,,V,DS1,=V,GS2,V,GS3,,即,V,DS1,V,DS2,,所以在这种电流源中,,I,o,/I,R,的值不仅与M,1,、M,2,的几何尺寸相关,还取决于,V,GS2,与,V,GS3,的值。,威尔逊电流源,根据交流小信号等效电路,可求出电路的输出阻抗。忽略M,3,的衬偏效应,则有:,进一步可推导出:,假定,g,m1,=g,m2,=g,m3,,且,g,m1,r,ds1,1,,则上式可简化为:,威尔逊电流源,与基本电流镜结构相比,威尔逊电流源具有更大的输出阻抗,所以其恒流特性得到了很大的提高,且只采用了三个,MOS,管,结构简单,并可应用在亚阈值区。,但是图4中M,3,与M,2,的漏源,电压仍不相同,因此提出,了一种改进型的威尔逊电,流源,如图所示。,威尔逊电流源,上图中引入了二极管连接的,MOS,管M,4,。,根据饱和萨氏方程,,I,o,/I,R,的表达式与上式相同,且有:,V,DS1,V,GS2,V,GS3,V,GS4,。设定,V,GS3,V,GS4,,则有,V,DS1,V,GS2,= V,DS2,,则有:,上式表明,该结构很好消除了沟道调制效应,是一精确的比例电流源。而且只需四个MOS管就可实现,因此有较广泛的应用。这种结构也可用于亚阈值区域作为精确的电流镜使用。,而要达到,V,GS4,=V,GS3,,根据饱和萨氏方程可以得到其条件为:,共源共栅电流源高输出阻抗恒流源,共源共栅电流源是采用共源共栅结构来促使,V,DS2,V,DS1,,从而改善恒流特性的一种行之有效的电路结构,其电路结构如图所示。,共源共栅电流源高输出阻抗恒流源,适当选择M,3,与M,4,的尺寸,就可实现,V,GS3,V,GS4,,且有:,V,GS4,+V,A,=V,GS3,+V,B,,因此,若,(W/L),3,/(W/L),4,=(W/L),2,/(W/L),1,,且,V,GS3,=V,GS4,时可得到,V,A,=V,B,,即使M,4,与M,3,存在衬偏效应这个结果也成立。,该结构的输出阻抗为:,由上式可以发现,其输出阻抗很大,大约为基本结构输出阻抗的,g,m4,r,ds4,倍。,共源共栅电流源高输出阻抗恒流源,共源共栅结构的主要缺点是损失了电压余度 。一般可采用,(W/L),3,(W/L),1,,(W/L),4,(W/L),2,进行补偿。,为了保证,V,DS2,V,DS1,=V,GS1,成立,根据萨氏方程,可得到M,1,、M,2,、M,3,、M,4,的几何尺寸必须满足:,(W/L),3,/(W/L),4,=(W/L),2,/(W/L),1,,一般取,L,1,L,2,L,3,L,4,,则,V,GS3,V,GS4,,,V,GS2,V,GS1,。,总之,该结构的电流仍与基本结构的相同,即仍取决于底层的电流镜(M,1,与M,2,)。,低压共源共栅结构常数,V,b,的偏置,主要结构是一个输出与输入短路的共源共栅结构。,由图可以看出,三极管M,3,处于饱和区的条件为:,而三极管M,1,饱和的条件为:,即:,该式成立的条件是:,即:,或,VV,th1,。,低压共源共栅结构常数,V,b,的偏置,在实际电路中只需适当选取M,3,的尺寸以使它的过驱动电压,V,保持小于M,1,的阈值电压即可得到,V,b,的值以满足M,1,与M,3,工作于饱和区。,选取,V,b,V,GS3,(V,GS1,V,th1,)V,th,2V,,则输出的最小电压值为,2V,,可以发现采用这种结构增大了输出电压的摆幅。并且M,1,与M,2,的漏源电压相等,因此由饱和萨氏方程可知,输出电流能精确复制基准电流。,低压共源共栅结构常数,V,b,的偏置,为了使消耗的电压余度最小,且保证三极管M,1,处于饱和区,因此可选取,V,A,= V,GS1,V,th1,,而,V,b,电位的选择必须使M,3,导通,因此,V,b,必须等于(或略高于),V,GS2,(V,GS1,V,th1,),,这样可以采用如图4.6所示的电路来提供,V,b,。,在图中,M,5,与M,1,完全相同,即有,V,GS5,V,GS1,,因此根据以上分析,,要求,(W/L),6,(W/L),3,,,V,GS6,V,GS3,,,且,(W/L),7,取较大的值,则有,V,GS7,约,等于,V,th7,而大于,V,th1,,适当选择M,6,的,尺寸,可以得到,V,GS6,V,GS7,V,GS3,V,th1,。,高输出阻抗、高输出摆幅的恒流源,采用了源极跟随器电平移位电路来实现的,M,2,与M,4,构成一电平移位电路,且其值为阈值电压,V,th,。,高输出阻抗、高输出摆幅的恒流源,M,1,的栅极与源极电位为,V,th,V,(,V,为过驱动电压),M,3,管的栅极电位为,V,DS1,+V,th,+V2V,th,+3V,,由于M,4,的移位电平电压为,V,th,,所以M,2,管的漏极电位为,V,th,2V,,因此M,5,的漏源电压,V,DS,VV,GS,V,th,,则输出电压的最小值为:,2V,,因此采用此结构的电流镜具有高输出摆幅的特性。,同理,由于采用的是级联结构,因此还具有高的输出阻抗。,高输出阻抗、高输出摆幅的恒流源,所有的MOS管的偏置电流为,I,o,(I,R,I,o,),,为了实现上述要求的M,3,管的栅极电位:,2V,th,+3V,,而其上的电流仍为,I,R,,则必须有合理的几何尺寸,假设除M,3,外,其它MOS管的宽长比均相同,则根据饱和萨氏方程有:,而,V,GS3,V,th,=V,th,+2VV,th,=2V,,可得到:,由上式可知:M,3,的宽长比应取为其他MOS管的宽长比的1/4。,电源抑制电流源,-,CMOS,峰值电流源,所谓峰值电流源是指输出电流是一个最大值,通过以下分析可发现这种,电流源的最大电流与电源,电压无关,即具有很好的,电源抑制能力。该电流源,既可工作在亚阈值状态,,也可工作在饱和状态。,电源抑制电流源,-,CMOS,峰值电流源,1 亚阈值状态,亚阈值电流源是利用,MOS,管工作在亚阈值区的特性得到的。其具体电路结构如图所示。,上图中三极管M,1,与M,3,工作于亚阈值区,且有:,I,D01,I,D03,,,V,DS,V,th,,,V,GS1,I,DS1,R,V,GS3,电源抑制电流源,-,CMOS,峰值电流源,式中,I,D0,I,S0,/(W/L),故有:,对上式两边对,I,DS1,求导,则其一阶导数为0时的值为,I,o,的极值,并可证明共两阶导数小于0,因此,I,o,存在最大值。,电源抑制电流源,-,CMOS,峰值电流源,因此可求出当,I,DS1,nV,T,/R,时,I,o,为最大,且有:,由上式可看出,I,o,的峰值电流与,V,T,成正比,即在选择,I,R,I,DS1,=nV,T,/R,时,输出电流可通过,R,、M,3,与M,1,的宽长比之比决定,而与电源电压几乎无关,因此该电流源又称为电源抑制电流源。,电路中的电阻R可由扩散电阻实现。而且当,I,R,稍偏离,nV,T,/R,时,输出电流值,I,o,几乎不变。,该电路有一个主要缺点就是电阻,R,随工艺及温度变化较明显,因此必须考虑温度及工艺对输出电流,I,o,的影响。,电源抑制电流源,-,CMOS,峰值电流源,2饱和工作状态:,假设M,1,与M,3,工作于饱和区,则根据饱和萨氏方程可求出:,由以上两式可得到:,电源抑制电流源,-,CMOS,峰值电流源,同理,上式两边对,V,DS1,求导,就可求得在,I,DS1,(V,DS3,V,th,)/R,时,,I,o,的值为最大,且其最大值为:,因此,当,I,R,取为,(V,DS3,V,th,)/R,时,其输出电流由M,1,与M,3,的宽长比之比、电阻,R,及M,3,的过驱动电压决定,而与电源电压无关。,该电流源具有很高的电源抑制比。且当,I,R,稍偏离,nVT/R,时,输出电流值,I,o,仍可几乎保持不变。,同理,该电路的一个主要缺点就是电阻,R,随工艺及温度变化较明显,因此必须考虑温度及工艺对输出电流,I,o,的影响。,恒定跨导电流源,所有的,MOS,管都工作在饱和区,并且假设M,3,的宽长比为M,1,的,K,倍 。,根据,KCL,定理有:,且有:,根据饱和萨氏方程,则有:,恒定跨导电流源,求解上式可得:,如果,V,th,很小,则上式可简化成:,而根据有关跨导的定义,可求得其负载管的跨导为:,恒定跨导电流源,由上式可以看出输出电流与电源电压几乎无关,是一高电源抑制的电流源。,并且可以看出该电路的负载管的跨导为一常数,因此又称为恒定跨导,g,m,的电流源。,当然该电路的缺点是电阻,R,的温度系数与工艺偏差会影响,g,ml,,为了减小电阻,R,的影响,对该电流源可进一步改进成:,1)、把电阻,R,接到M,4,的源极以避免体效应。,2)、电阻,R,可用开关电容电阻实现,可以得到较高的精度和调谐能力,但这需要另加时钟与电容。,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 管理文书 > 各类标准


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!