输入输出设备课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2019-6-23,谢谢观赏,硬件组成,显示设备,显示器适配器,显示器件,（控制器、接口）,（,CRT,、,LED,、,PDP,、,LCD,）,本章主要讨论：,CRT,显示器,成象原理、,屏幕显示与显示缓存的对应关系,显示方式、,屏幕显示与显示缓存的对应关系,控制器,接口,显示器适配器,显示器件,CPU,VRAM,第六章 输入,/,输出设备,1,谢谢观赏,2019-6-23,硬件组成 显示设备显示器适配器 显示器件 （控制,6.1 CRT,显示器的显示方式与常见显示规格,显示方式,字符,/,数字,(A/N),方式：,图形,(APA),方式：,以字符为显示单位,以点,(,象素,),为显示单位,显示规格,显示方式,分辨率,颜色,A/N,：一帧画面显示的字符数,（字符行数,列数）,APA,：一帧画面显示的象点数,（每线点数,线数）,分辨率,2580,640200,适配器提供显示规格,如,VGA,卡：,A/N,：,APA,：,2540,、,2580,，,320200,、,2,色、,4,色,800600,，,2,色、,256,色,2,谢谢观赏,2019-6-23,6.1 CRT显示器的显示方式与常见显示规格 显示方式,1.CRT,结构,6.2,光栅扫描成象原理,荧光屏,电子枪,聚焦系统,水平偏转,垂直偏转,显示头,视频放大,扫描控制,视频信号,水平同步信号,垂直同步信号,3,谢谢观赏,2019-6-23,1.CRT结构 6.2 光栅扫描成象原理 荧光屏电子,2.,扫描方式,电子束无固定扫描路径，,随机扫描：,控制电路复杂。,光栅扫描：,电子束扫描路径固定,（自上而下，从左,向右全屏扫描），,控制电路简单。,3.,光栅的形成,水平正扫,水平回扫,垂直回扫,水平偏转线圈加锯齿波电,流,形成水平扫描线,（行扫描）,垂直偏转线圈加锯齿波电,流,使水平线垂直移动,（场扫描）,行扫描电流：,场扫描电流：,帧频不低于,25HZ,4,谢谢观赏,2019-6-23,2.扫描方式 电子束无固定扫描路径，随机扫描：控制电路复,水平、垂直同步分别控制电子束,X,向与,Y,向偏转,I R G B,颜色,4.,象点存在的因素,视频,=0,，点暗,红,象点,位置：,亮度：,颜色：,视频信号控制电子束通、断,视频,=1,，点亮,红、绿、蓝三基色控制,红点,绿点,蓝点,0 1 0 0,1 1 0 0,淡红,0 0 1 0,绿,1 0 1 0,淡绿,0 1 1 1,白,5,谢谢观赏,2019-6-23,水平、垂直同步分别控制电子束X向与Y向偏转 I R G,例,.2513,字符发生器，,5.,字符点阵的形成与屏幕组织,可提供,64,种字符点阵,字符点阵图形：,（,1,）字符发生器,产生字符点阵代码。,（,7,9,）,（,5,8,点阵）,.,.,字符点阵代码：,1111111,0001000,0001000,0001000,0001000,0001000,0001000,0001000,0001000,ROM,字符译码,64,8,单元,行译码,字符编码（,ROM,高,6,位地址）,扫描线序号,（,ROM,低,3,位地址）,输出,6,谢谢观赏,2019-6-23,例.2513字符发生器， 5.字符点阵的形成与屏幕组织可,例,.,A B C D E F,（,2,）屏幕组织,每行字符逐线扫描。,字符,79,，字符区,914,1,）扫描顺序,2,）间隔,横向间隔,2,点（消隐）,纵向间隔,5,线（消隐）,6.3,屏幕显示与显示器缓存,(VRAM),的对应关系,显存功能,数据缓冲,屏幕刷新,对显存的操作直接影响屏幕显示。,对应关系表现在：,显存内容和容量的确定、显存地址组织、信息转换、,同步控制。,7,谢谢观赏,2019-6-23,例. A B C D E F （2）屏幕组织 每行,若显示规格为,25,行,80,列，,（,1,）,A/N,方式,VRAM,内容：,基本容量,=2580=2KB,1.,显存内容和容量,字符的编码（,ASCII,码）,VRAM,容量：,（一字节存放一字符编码）,（,2,）,APA,方式,图形的象点代码,VRAM,内容：,（一位存放一点，单色）,VRAM,容量：,若显示规格为,640,点,200,线，,基本容量,=,8,640200,若考虑字符属性，显存容量增加。,=16KB,若考虑颜色,分辨率不变：,颜色,容量,容量不变：,颜色,分辨率,8,谢谢观赏,2019-6-23,若显示规格为25行80列，（1）A/N方式 VRAM内,屏幕显示从左向右，自上而下，显存地址从,低到高安排。,2.,显存地址组织,3.,信息转换,能实现将,A,从屏幕左上角逐渐移向屏幕右下角吗？,显存单元的地址由屏幕显示的行、列号决定。,0 1 2 79,0,1,2,24,A,B,G,F,行号决定地址的高位,列号决定地址的低位,A,A,A,A,A,A,能实现在屏幕上将一行字符自下而上地滚动吗？,如何将显存中的信息（字符编码,/,图形点代码）转换为字符,/,图形显示在屏幕上。,9,谢谢观赏,2019-6-23,屏幕显示从左向右，自上而下，显存地址从2.显存地址组织,（,1,）,A/N,VRAM,A,编码,N,编码,D,编码,VRAM,A,点阵,B,点阵,C,点阵,D,点阵,N,点阵,ROM,屏幕,移位寄存器,并行,串行,A,N,D,字符编码,字符发生器,扫描时序,一行点阵代码,(,并,),移位器,视频信号,(,串,),显示头,10,谢谢观赏,2019-6-23,（1）A/N VRAM A编码 N编码 D编码VR,（,2,）,APA,VRAM,屏幕,移位寄存器,并行,串行,一字节点代码,(,并,),移位器,视频信号,(,串,),显示头,00001111,00000000,000010010,VRAM,00000000,00001001,00001111,11,谢谢观赏,2019-6-23,（2）APA VRAM 屏幕 移位寄存器并行串行一字,视频的发送与电子束扫描严格同步：,4.,同步控制,电子束扫描到某点位置，相应视频应同时送到，控制点亮或不亮。,需解决：,何时访问显存，取字符编码或图形点代码？,以控制产生视频信号。,何时发水平同步信号？,何时发垂直同步信号？,以控制电子束扫描。,在显示器中设置若干级计数器，对显示器点频进行若干级分频，产生相应控制信号。,12,谢谢观赏,2019-6-23,视频的发送与电子束扫描严格同步： 4.同步控制,例,.,显示规格,25,行,80,列，,（,1,）,A/N,方式,字符,79,字符区,914,7,2,9,9,点,5,14,线,80,字符,25,行,设置,4,级计数器,13,谢谢观赏,2019-6-23,例.显示规格25行80列， （1）A/N方式 字符7,1,）点计数器：,点计数器,字符 计数器,线计数器,行计数器,对一个字符的一行点计数。,点频,9,：,1,一次点计数循环访问一次,VRAM,、,ROM,。,2,）字符计数器：,对一帧的字符列计数。,(80+,l),：,1,一次字符计数循环发一次水平同步信号。,3,）线计数器：,对一行字符的扫描线计数。,14,：,1,线计数值提供,ROM,低位地址。,4,）行计数器：,对一帧的字符行计数。,(25+,m),：,1,帧频,一次行计数循环发一次垂直同步信号。,字符计数值提供,VRAM,列地址（低地址）。,行计数值提供,VRAM,行地址（高地址）。,14,谢谢观赏,2019-6-23,1）点计数器： 点计数器字符 计数器 线计数器 行计数器对,例,.,显示规格,800,点,200,线、单色,（,1,）,APA,方式,8,点,200,线,100,字节,设置几级计数器？,何时访问,VRAM,？,何时发水平、垂直同步信号？,8,点,本章要点：字符、图形方式下，屏幕显示与显存之间的对应关系（显存内容与容量、信息转换、分频计数器的设置与分频关系等）。,15,谢谢观赏,2019-6-23,例.显示规格800点200线、单色 （1）APA方式,光栅扫描成像原理,1,、,CRT结构,电子枪,聚焦系统,垂直,偏转线圈,水平,偏转线圈,视频放大,扫描偏转电路,视频信号,垂直同步,水平同步,荧光屏,电子束,视频信号放大系统，电子枪，扫描偏转系统，,荧光屏等几部分,16,谢谢观赏,2019-6-23,光栅扫描成像原理1、CRT结构电子枪聚焦系统垂直水平视频放大,2、扫描方式,随机扫描：无固定扫描路径,光栅扫描：扫描路径固定,3、光栅的形成,水平扫描,水平回扫,垂直回扫,消隐,17,谢谢观赏,2019-6-23,2、扫描方式随机扫描：无固定扫描路径光栅扫描：扫描路径固定3,2,）、垂直偏转线圈加锯齿波电流，使扫描线垂直移动,（场扫描）,1,）、水平偏转线圈加锯齿波电流，形成水平扫描线,（行扫描）,I,x,正程,回扫,t,I,y,正程,回扫,t,水平扫描电流,垂直扫描电流,18,谢谢观赏,2019-6-23,2）、垂直偏转线圈加锯齿波电流，使扫描线垂直移动1）、水平偏,f,x,= S, f,y,行频,一帧扫描线数,场频,帧频不低于,25HZ,4,、频率关系,一个场扫描锯齿波内完成一帧的行扫描,逐行扫描：一帧一遍扫完：场频,=,帧频,隔行扫描：一帧二遍扫完：场频,=2 X,帧频,19,谢谢观赏,2019-6-23,fx = S fy 行频一帧扫描线数场频,5,、一帧画面的组成,位置（,x偏转，y偏转）水平同步，垂直同步,亮度（,y调逃） 视频信号（脉冲串）,颜色：红、绿、兰三基色控制,象点,6,、字符点阵的形成与屏幕组织,字符点阵图形,11111111,00011000,00011000,00011000,00011000,00011000,00011000,00011000,例：字符,T,的图形点阵,8X8,点阵及对应编码,20,谢谢观赏,2019-6-23,5、一帧画面的组成 位置（x偏转，y偏转）水平,1,）、字符发生器,在显示适配器，产生字符点图形的器件，核心部分,由专用的,ROM,芯片构成。,例：,2513,芯片，,64,种字符，,5 X 8,，则每个字符的点阵,占连续,8,个单元。,存放,64,种字符需容量为：,64X8,ROM,64 X 8 X 5,扫描线序号,低,3,位地址,字符编码高,6,位地址,输出（,5,位）,一个字符的点阵存放在,ROM中连续的8个单元中,21,谢谢观赏,2019-6-23,1）、字符发生器在显示适配器，产生字符点图形的器件，核心部分,11111,00100,00100,00100,xxxxxx,000,xxxxxx,001,xxxxxx,010,xxxxxx,110,xxxxxx,111,扫描线序号,ROM,字符发生器,00000,10001,10001,10001,10001,00100,字符,T,编码,xxxxxx,000,xxxxxx,001,xxxxxx,010,xxxxxx,110,xxxxxx,111,字符,H,编码,22,谢谢观赏,2019-6-23,11111001000010000100xxxxxx000x,2,）、扫描顺序：一行所有字符逐线扫描,ABCDEFGH.,5,条扫,描线,23,谢谢观赏,2019-6-23,2）、扫描顺序：一行所有字符逐线扫描ABCDEFGH.5,屏幕显示和显示缓冲存储器的对应关系,1,、,VRAM,（显示缓冲存储器）,的内容和容量,1,）、字符方式：内容：一帧字符的编码,容量：设分辩率为,25,X80，一字节放一字,符编码，容量=25,X80 = 2KB,2,）、图形方式：内容：一帧图形点阵的代码,容量：设分辩率为,640,X200，一位存放一,点，容量=640,X200/8 = 16KB,3,）、间隔,如PC机：字符点阵 7,X9,字符区 9,X14,横向间隔,2,点，纵向间隔,5,点,24,谢谢观赏,2019-6-23,屏幕显示和显示缓冲存储器的对应关系1、VRAM（显示缓冲存储,2,、属性信息与属性缓存,字符属性：闪烁，前景，背景，下划线,属性缓存容量与字符缓存容量相同,下划线 背景颜色 闪烁 字符颜色,7 4 3 0,字符编码,属性,字符编码,属性,VRAM,0,1,2,3,25,谢谢观赏,2019-6-23,2、属性信息与属性缓存 字符属性：闪烁，前景，背景，下划,图形属性：颜色，容量与色彩数量及分辩率相关,分辩率不变：颜色越多，需要的缓存容量越大,缓存容量不变：颜色越多，分辩率越低,例,1,：单色，分辨率为,800X600,，,容量为,800X600/8 =60K,例,2,：四色显示，分辨率为,800X600,容量为,800X600/4 =120K,例,3,：,16,色显示，分辨率为,1024X768,容量为,1024X768/2 =384K,26,谢谢观赏,2019-6-23,图形属性：颜色，容量与色彩数量及分辩率相关例1：单色，,3,、缓存地址组织,屏幕显示从左至右，从上而下缓存地址安排从低到高,1),、字符方式：设分辩率为：,25X80,。则显示缓存,中前80个单元中的字符编码经字符发生器显示在屏幕的,第0行，由此类推。,0,1,80,2,79,字符编码,属性,字符编码,属性,VRAM,0,1,2,3,单元与,屏幕位置一一对应,27,谢谢观赏,2019-6-23,3、缓存地址组织屏幕显示从左至右，从上而下缓存地址安排从低到,2),、图形方式：屏幕上的点由左至右，由上到下,对应缓存单元从地址码由低到高的各位。,如为单色：一个单元的,8,位可以对应,8,个象素点,如为彩色：则由色彩数量确定。,单色,8,个,象素点,VRAM,0,1,2,3,28,谢谢观赏,2019-6-23,2)、图形方式：屏幕上的点由左至右，由上到下单色8个,4,、信息的转换,1),、字符方式：首先从显示缓存中取出字符编码；,将字符编码与,CRT控制器提供的扫描时序分别送入字,符发生器地址高端和低端,；,取出字符的该扫描线上的点阵代码，控制显示,VRAM,ROM,移位寄存器,字符编 码,扫描时序（扫描线序号）,一行点阵代码,并,视频信号（串）,显示头,29,谢谢观赏,2019-6-23,4、信息的转换 1)、字符方式：首先从显示缓存中取出字,设字符点阵为,5,X8，扫描第一线时先取出ROM中字符A在0线上的点阵显示，再取出字符N在0线上的点阵显示.，该线所有字符扫描完成后，又扫描该行所有字符第一线点阵。由此类推.,ANDE.,30,谢谢观赏,2019-6-23,设字符点阵为5X8，扫描第一线时先取出ROM中字,4,、信息的转换,1),、字符方式：首先从显示缓存中取出字符编码；,将字符编码与,CRT控制器提供的扫描时序分别送入字,符发生器地址高端和低端,；,取出字符的该扫描线上的点阵代码，控制显示,VRAM,ROM,移位寄存器,字符编 码,扫描时序（扫描线序号）,一行点阵代码,并,视频信号（串）,显示头,31,谢谢观赏,2019-6-23,4、信息的转换 1)、字符方式：首先从显示缓存中取出字,设字符点阵为,5,X8，扫描第一线时先取出ROM中字符A在0线上的点阵显示，再取出字符N在0线上的点阵显示.，该线所有字符扫描完成后，又扫描该行所有字符第一线点阵。由此类推.,ANDE.,32,谢谢观赏,2019-6-23,设字符点阵为5X8，扫描第一线时先取出ROM中字,VRAM,ROM,A编码,N编码,D编码,A点阵,Xxx.x000,.,xxx,111,B点阵,D点阵,N点阵,Xxx.x,000,.,xxx,111,Xxx.x,000,.,xxx,111,扫描线序号,字符编码,移,位,寄,存,器,并,串,000,5,位,001,33,谢谢观赏,2019-6-23,VRAMROMA编码N编码D编码A点阵Xxx.x000B点,2),、图形方式,VRAM,移位寄存器,象点代码,并,视频信号（串）,显示头,扫描同步,5,、同步控制,7,9,2,5,字符计数,点计数,线,计,数,行,计,数,0,行,24,行,0,列,79,列,1),、字符方式,例：分辩率：,25X80,字符点阵：7,X9,字符区：9,X14,34,谢谢观赏,2019-6-23,2)、图形方式VRAM移位寄存器象点代码并视频信号（串）显示,消隐,点计数器,1,2,3,4,5,7,6,字符计数器,+1,1,2,80,线,计,数,器,+1,1,2,行计数器,+1,1,9+5,消,隐,2,25,35,谢谢观赏,2019-6-23,消隐点计数器1234576字符计数器+11280线12行计数,(1),、,点计数分频：提供某一线上一个字符所需点的计数,是读VRAM和ROM的一个依据，（7+2）：1.,(2),、,字符计数分频：对一行字符数计数，（80+,l):1.,用于产生水平同步（计数完成后水平回扫）。,(3),、,线计数分频：对一行字符所需扫描线计数，是读,ROM的一个依据。（9+5）：1.,(4),、,行计数分频：一帧字符行计数，（25+,M,）：,1,。,用于产生垂直同步（计数完成后垂直回扫）。,VRAM的地址由行计数和字符计数决定,ROM的地址由字符编码和线计数决定。,36,谢谢观赏,2019-6-23,(1)、点计数分频：提供某一线上一个字符所需点的计数(2)、,点计数器,字符计数器,线计数器,点频,(,主频,),9,：,1,(80+l),：,1,14,：,1,读,VRAM,读,ROM,提供缓存,(VRAM)列地址,(低位地址),发水平,同步,提供,ROM,行地址,行计数器,(25+m),：,1,帧频,提供缓存,(VRAM)行地址,(高位地址),发垂直,同步,2),、图形方式,例：设分辨率为：,640,点X200线,37,谢谢观赏,2019-6-23,点计数器字符计数器线计数器点频(主频)9：1(80+l)：1,（,1,）、点计数分频：,8,：,1.,（读,VRAM),（,2,）、字节计数分频：（,80+L,）：,1.(,发水平同步）,（,3,）、线计数分频：（,200+,M）：1.（发垂直同步）,6,、显示控制器的逻辑框图,地址选择开关,VRAM,显示器,控制器,ROM,移位寄存器,视频信号,处理逻辑,CPU地址,行同步，场同步,光标等,CPU控制,信号,加亮,视频信号,水平同步,垂直同步,38,谢谢观赏,2019-6-23,（1）、点计数分频：8：1.（读VRAM)（2）、字节计数分,1)、初始化：预置显示方式和显示格式,2,）、,CPU访问VRAM，送显示内容,3,）、显示器控制器控制同步访存和屏幕扫描,工作过程：,计算机组成原理考研辅导,电子科大计算机系,39,谢谢观赏,2019-6-23,1)、初始化：预置显示方式和显示格式2）、CPU访问VRAM,总线,CPU,M,接口,I/O,设备,建立整机概念,两个层次,两个方面,CPU,整机概念,硬件系统整机概念,逻辑组成,工作机制,40,谢谢观赏,2019-6-23,总线 CPU M 接口I/O设备 建立整机概念两个,主要内容：,1,、,CPU,（,1,）逻辑组成,寄存器传送级：,微操作控制级：,各类指令的流程,微命令序列,寄存器、,ALU,设置，数据通路结构,（,2,）工作机制,指令的执行过程,微命令序列,微命令产生方式,时序控制方式：,组合逻辑控制,微程序控制,同步控制,41,谢谢观赏,2019-6-23,主要内容：1、CPU（1）逻辑组成寄存器传送级：微操作控制级,2,、常用运算方法规则,原码、补码一位乘法，原码、补码不恢复余数除法，浮点运算法,（,1,）基本概念,（,2,）半导体存储器的逻辑设计,芯片地址分配、片选逻辑、框图,3,、存储器,4,、总线,（,1,）基本概念,（,2,）系统总线：信号组成，时序控制方式,42,谢谢观赏,2019-6-23,2、常用运算方法规则 原码、补码一位乘法，原码、补,5,、接口,（,1,）,I/O,传送的控制机制,中断：基本概念、中断控制器与接口、中断过程,（,2,）接口设计,接口组成、拟定命令字和状态字格式、扩展中断源,6,、常用外设原理,（,1,）键盘：键码转换方法,（,2,）,CRT,显示器：,VRAM,与屏幕显示的对应关系（,VRAM,内容和容量、地址组织、信息转换、同步计数器的设置）,DMA,：基本概念、,DMA,控制器与接口、,DMA,过程,（软件扫描）,43,谢谢观赏,2019-6-23,5、接口（1）I/O传送的控制机制中断：基本概念、中断控制器,（,3,）打印机：,信息转换、调用过程（中断方式）,（,4,）磁盘：信息分布与寻址信息、,调用过程（,DMA,方式）、速度指标和容量指标,第一章,CPU,组织,1.1,逻辑组成（模型机）,1,、,CPU,数据通路框图（寄存器级）,2,、结构特点,（,1,）,寄存器,独立结构,可编程：,R0,R3,、,PC,、,SP,、,PSW,非编程：,C,、,D,、,IR,、,MAR,、,MBR,44,谢谢观赏,2019-6-23,（3）打印机：信息转换、调用过程（中断方式）（4）磁盘：信息,（,2,）,ALU,部件,作为,CPU,内部数据传送通路的中心。,输入选择器：选择操作数来源,ALU,：运算处理,输出移位器：选择输出方式,（,3,）,內总线,单向数据总线（,ALU,总线），实现数据分配。,（,4,）,与系统总线的连接,由,MAR,、,MBR,实现连接。,45,谢谢观赏,2019-6-23,（2）ALU部件作为CPU内部数据传送通路的中心。输入选择器,1.2,工作机制,用寄存器传送语言描述指令从读取到执行的整个流程。,1.2.1,指令流程（寄存器传送级）,拟定流程的关键：,清楚了解数据通路结构,熟练掌握基本寻址方式,1,、,基本寻址方式（模型机）,寄存器,寻址 ：,R,寄存器,间址 ：（,R,）,自减型寄存器间,址 ：,(R),、,(SP) (,用于入栈操作,),自增型寄存器间,址 ：,(R)+,、,(SP)+ (,用于出栈操作,),立即寻,址 ：,(PC)+,变址：,(R),相对寻,址 ：,(PC),46,谢谢观赏,2019-6-23,1.2工作机制用寄存器传送语言描述指令从读取到执行的整个流程,2,、思路,（,2,）,分清源和目的，确定所采用的寻址方式,源,在前，,目的,在后。,（,3,）,按周期拟定分步流程,（,1,）,了解指令功能，具体完成什么操作,MOV,：源数 目的地,ADD,：结果 目的地,JMP,：转移地址,PC RST,：返回地址,PC,JSR,：子程序入口,PC,，并保存返回地址,模型机允许：每一步完成,一次从读出，并经数据通路传送的操作；或,一次经数据通路传送的操作；或,一次向写入的操作。,47,谢谢观赏,2019-6-23,2、思路（2）分清源和目的，确定所采用的寻址方式源在前，目的,3,、例题,（,1,）,MOV,(SP)+,，,(R1),；,（,2,）,MOV,(R2),，,(SP),；,（,3,）,ADD,(R0),，,(R3),；,（,4,）,NEG,R2,；,（,5,）,JMP,(R0),；,（,6,）,JSR (,R1)+,；,（,7,）,JMP,(PC),；,（,8,）,AND,(PC)+,，,(PC),；,48,谢谢观赏,2019-6-23,3、例题（1） MOV (SP)+ ，(R1)；48谢谢观,指令流程在微操作级的具体实现。,1.2.2,微命令序列,微命令设置,:,（,1,）数据通路操作,ALU,输入选择：,R0 A,、,C B,、,ALU,功能选择：,加,、,减,、,加,1,、,传送,、,移位功能选择：,左移,、,右移,、,直送,、,结果分配：,CPR0,、,CPR1,、,CPC,、,（,2,）访存操作,地址使能,EMAR,、读,R,、写,W,（读,/,写,R/W,）、,置入,SMBR,、置入,SIR,49,谢谢观赏,2019-6-23,指令流程在微操作级的具体实现。1.2.2微命令序列微命令设置,1.2.2,微命令的产生方式,1,、组合逻辑控制方式,（,1,）基本思想,综合化简产生微命令的条件，形成相应逻辑式，用组合逻辑电路实现。执行指令时，由组合,逻辑电路（微命令发生器）在相应时间发出所需微命令，控制有关操作。,（,2,）优缺点,优点：速度快。,缺点,：设计不规整，结构零乱，不易修改、扩充,指令系统功能。,（,3,）应用,用于高速计算机及小规模机器中。,50,谢谢观赏,2019-6-23,1.2.2 微命令的产生方式1、组合逻辑控制方式（1）基本思,2,、微程序控制方式,（,1,）基本思想,1,）将,微命令,以代码形式编成,微指令,，控制一步操作；,2,）若干微指令编成一段,微程序,，解释执行一条机器指令；,3,）微程序事先存放在,控制存储器,（,CM,）中，执行机器指令时再取出。,注意区分：,微指令,：,机器指令,：,产生微命令，控制完成机器指令功能的一步操作。,实现指令系统功能所规定的一种操作。,51,谢谢观赏,2019-6-23,2、微程序控制方式（1）基本思想 1）将微命令以代码形式编成,微程序,：,工作程序,：,包含若干微指令，解释执行一条机器指令。,包含若干机器指令，完成某一特定任务。,CM,：,主存,：,存放微程序，位于,CPU,内。,存放工作程序，位于,CPU,外。,（,2,）优缺点,优点：,结构规整，设计效率高，性价比高，可靠,性高，易于修改、扩展,指令系统功能。,缺点：速度较慢,，执行效率受影响。,（,3,）应用,用于速度要求不是很高、功能复杂的机器中，特别适用于系列机。,52,谢谢观赏,2019-6-23,微程序：工作程序：包含若干微指令，解释执行一条机器指令。包含,1.2.3,时序控制方式,掌握,定义,、,特点,、,应用场合,。,1,、同步控制方式,（,1,）定义：各项操作与统一时序信号同步。,操作与时序信号的关系,同步控制方式,异步控制方式,（,2,）特点：,1,）有明显时序时间划分；,3,）,各步操作的衔接、各部件之间的数据传送受严格同步定时控制。,2,）时钟周期（节拍）时间固定；,（,3,）应用场合：用于,CPU,内部、设备内部、总线,操作（各挂接部件速度差异小、传送,时间确定、传送距离较近）。,53,谢谢观赏,2019-6-23,1.2.3 时序控制方式掌握定义、特点、应用场合。1、同步控,2,、异步控制方式,（,2,）特点：,1,）无严格时钟周期划分；,2,）,各操作间的衔接、各部件之间的数据传送采取,异步应答方式,。,（,3,）应用场合：用于异步总线操作（各挂接部件,速度差异大、传送时间不确定、传送,距离较远）。,（,1,）定义：各项操作按需要安排不同时间，不受,统一时序约束。,主设备,：,从设备,：,申请并控制总线的设备。,响应主设备请求的设备。,54,谢谢观赏,2019-6-23,2、异步控制方式 （2）特点：1）无严格时钟周期划分；2）各,3,、同步方式在实际应用中的变化,（,2,）总线周期中插入延长周期。,（,3,）同步方式引入异步应答。,（,1,）不同指令安排不同时钟周期数。,（,扩展同步方式,）,1.3,运算方法与运算器,1.3.1,运算方法,1,、原码一位乘法,（,1,）原码运算,操作数和结果用原码表示，绝对值参加运算，符号单独处理。,（,2,）算法规则,用乘数末位作判断位。,55,谢谢观赏,2019-6-23,3、同步方式在实际应用中的变化 （2）总线周期中插入延长周期,2,、补码一位乘法,（,1,）补码运算,操作数和结果用补码表示，符号位参加运算。,（,2,）算法规则,乘数末位设置附加位，两位判断位。,3,、原码不恢复余数除法,算法规则：根据余数的正负决定上商及下一步操作 。,4,、补码不恢复余数除法,算法规则：根据余数与除数同号或异号决定上商及下一步操作。,56,谢谢观赏,2019-6-23,2、补码一位乘法 （1）补码运算 操作数和结果用补码表示，符,6,、浮点运算,加减法运算过程：,（,1,）判操作数是否为,0,。,（,3,）尾数加,/,减,（,2,）对阶,原则：小阶向大阶对齐,操作：小阶增大，尾数右移,（,4,）结果规格化,左规（尾数绝对值小于,1/2,）：尾数左移，阶码,-1,右规（尾数绝对值大于,1,）：尾数右移，阶码,+1,1.3.2,运算器,硬件组成,57,谢谢观赏,2019-6-23,6、浮点运算 加减法运算过程： （1）判操作数是否为0。 （,运算器,全加器,串行,移位器,ALU,输入选择器,ALU,部件,寄存器,并行加法器,加法器输入选择器,进位链,并行,分组,58,谢谢观赏,2019-6-23,运算器 全加器 串行移位器 ALU输入选择器 ALU部件 寄,1.4,其他基本概念,（,1,）溢出及判断方法、扩展操作码、地址结构、隐地址、显地址等,显式,I/O,指令,（,2,）,I/O,指令的设置,隐式,I/O,指令,（,3,）,I/O,指令的功能扩展,I/O,指令中留有扩展余地,用,通用,I/O,指令,或,MOV,指令,访问接口中的控制,/,状态寄存器,（,4,）主机对外设的寻址方式,单独编址（为接口寄存器分配端口地址）,统一编址（为接口寄存器分配总线地址）,59,谢谢观赏,2019-6-23,1.4 其他基本概念（1）溢出及判断方法、扩展操作码、地址结,第二章 存储子系统,2.1,半导体存储器逻辑设计,主要解决：,芯片的选用,、,地址分配,、,片选逻辑,、,信号线的连接,例,1,、用,SRAM,芯片（,1K,4,位,/,片）组成,4KB,存储器。地址总线,A15,A0,（低），双向数据总线,D7,D0,（低），读,/,写信号线,R/W,。,（,1,）芯片数：,8,片,（,2,）存储空间安排：,任意连续区间,（,3,）芯片地址分配与片选逻辑：,4KB,：,12,位地址,A11,A0,哪几位分配给芯片？哪几位形成片选,逻辑？,60,谢谢观赏,2019-6-23,第二章 存储子系统2.1 半导体存储器逻辑设计 主要解,芯片 芯片地址 片选逻辑,1KB,1KB,1KB,1KB,（,4,）逻辑图,A9,A0,A9,A0,A9,A0,A9,A0,CS0=A11A10,CS1=A11A10,CS2=A11A10,CS3=A11A10,例,2,、用,4KB ROM,芯片、,2K,4,位和,1,K,4,位,RAM,芯片组成,7KB,存储器。地址总线,A15,A0,（低），双向数据总线,D7,D0,（低），读,/,写信号线,R/W,。,（,1,）芯片数：,5,片,连续区间，先安排大容量芯片，后安排小容量芯片,（,2,）存储空间安排：,61,谢谢观赏,2019-6-23,芯片 芯片地址,芯片 芯片地址 片选逻辑,4KB,2KB,1KB,（,4,）逻辑图,A11,A0,A10,A0,A9,A0,CS0=A12,CS1=A12A11,CS2=A12A11A10,（,3,）芯片地址分配与片选逻辑：,7KB,：,13,位地址,A12,A0,例,3,、,存储器空间分配：,ROM,区：,2000H,27FFH,（按字节编址）,RAM,区：,2800H,33FFH,选用芯片：,EPROM 2KB/,片,RAM 2KB/,片、,1KB/,片,62,谢谢观赏,2019-6-23,芯片 芯片地址,芯片 芯片地址 片选逻辑,2KB,2KB,1KB,A10,A0,A10,A0,A9,A0,CS0=A12A11,CS1=A12A11,CS2=A12A11A10,（,3,）芯片地址分配与片选逻辑：,5KB,：,13,位地址,A12,A0,ROM,区：,2KB,RAM,区：,3KB,（,1,）计算容量：,（,2,）芯片数：,EPROM 1,片、,RAM 2,片,A15,A13,为,001,即,A15A14A13,63,谢谢观赏,2019-6-23,芯片 芯片地址,芯片 芯片地址 片选逻辑,（,2,）芯片地址分配与片选逻辑：,64KB,：,16,位地址,A15,A0,例,4,、主存,64KB,，其中高地址区,2KB,用于,I/O,空间。选用,芯片,8,KB/,片。,（,1,）芯片数：,8,片,8KB,8KB,8KB,8KB,8KB,A12,A0,A12,A0,A12,A0,A12,A0,A12,A0,CS0=,A15A14A13,CS1=,A15A14A13,CS2=,A15A14A13,CS6=,A15A14A13,CS7=,A15A14A13,A12A11,64,谢谢观赏,2019-6-23,芯片 芯片地址,2.2,基本概念,1,、存储原理,SRAM,：利用双稳态触发器内部交叉反馈存储信息。,DRAM,：利用电容存储电荷存储信息。,2,、动态刷新,（,1,）定义：按所存信息定期向电容补充电荷。,（,2,）方式：按行读一遍。,（,3,）刷新周期安排方式,集中刷新、分散刷新、异步刷新,65,谢谢观赏,2019-6-23,2.2 基本概念1、存储原理SRAM：利用双稳态触发器内部交,（,1,）随机存取方式,3,、存取方式,1,）可按地址直接访问任一单元；,2,）访问时间与单元地址无关。,访问时按顺序查找，访问时间与数据所在位置有关。,（,2,）顺序存取方式,（,3,）直接存取方式,访问时先直接指向一个小区域，再按顺序查找，访问时间与数据所在位置有关。,66,谢谢观赏,2019-6-23,（1）随机存取方式3、存取方式 1）可按地址,第三章,I/O,子系统,3.1,总线与接口的基本概念,3.1.1,总线,1,、定义：一组能为多个部件分时共享的公共信息,传送线路。,1,）,CPU,内总线,：,CPU,芯片内寄存器和算逻部件之间互连的总线。,（,1,）按功能,分类,2,、分类,2,）,部件内总线,：插件板内各芯片之间互连的总线。,3,）,系统总线,：计算机系统内各功能部件之间或各插件板之间互连的总线。,67,谢谢观赏,2019-6-23,第三章 I/O子系统3.1 总线与接口的基本概念3.1.,4,）,外总线,：计算机系统之间，或计算机系统与其他系统之间互连的总线。,（,2,）按时序控制方式,分类,1,）,同步总线,：由控制模块提供统一的同步时序信号控制总线传送操作。,（,3,）按数据传送格式,分类,2,）,异步总线,：不采用统一时钟周期划分，根据传送的实际需要决定总线周期长短，以异步应答方式控制总线传送操作。,3,）,扩展同步总线：,以时钟周期为时序基础，允许总线周期中的时钟数可变。,68,谢谢观赏,2019-6-23,4）外总线：计算机系统之间，或计算机系统与其他系统之间互连的,1,）并行总线：,同时传送各位信息。,2,）串行总线：,分时逐位传送各位信息。,3.,系统总线的信号组成,电源线,、,地址线,、,数据线,、,控制线,复位,时序：时钟、定时、应答,数传控制：,M,读,/,写、,IO,读,/,写,中断请求、响应,总线请求、响应,3.1.2,接口,1.,定义：泛指两个设备（硬、软）之间的连接部件,2,、分类,69,谢谢观赏,2019-6-23,1）并行总线：同时传送各位信息。2）串行总线：分时逐位传送各,(1),按数据传送格式划分,1,）并行接口,接口与系统总线、接口与外设均按并行方式传送数据。,2,）串行接口,接口与系统总线并行传送，接口与外设串行传送。,(2),按时序控制方式划分,1,）同步接口,接口与系统总线的信息传送由统一时序信号控制。,2,）异步接口,接口与系统总线的信息传送采用异步应答方式。,70,谢谢观赏,2019-6-23,(1)按数据传送格式划分1）并行接口接口与系统总线、接口与外,(3),按,I/O,传送控制方式划分,1,）直接程序传送接口,2,）中断接口,3,）,DMA,接口,（可采用查询方式）,（可插入中断作,DMA,善后处理）,3.2 I/O,传送控制机制,3.2.1,程序中断方式,1,、定义及应用,（,1,）定义,CPU,暂时中止现行程序的执行，转去执行为某个随机事态服务的中断处理程序。处理完毕后自动恢复原程序的执行。,71,谢谢观赏,2019-6-23,(3)按I/O传送控制方式划分1）直接程序传送接口2）中断接,（,2,）实质,程序切换,时间：,一条指令结束时切换。,方法：保存断点、现场；恢复现场、,返回断点。,（,3,）特点,随机性,随机发生的事态,有意调用，随机请求与处理的事态,随机插入的事态,（,4,）应用,控制中、低速,I/O,操作。,处理复杂随机事态。,72,谢谢观赏,2019-6-23,（2）实质程序切换时间：一条指令结束时切换。方法：保存断点、,2,、中断服务程序入口地址的获取,（,1,）向量中断方式,将服务程序入口地址,(,中断向量,),组织在,中断向量表,中；响应中断时，由硬件直接产生对应于中断源的,向量地址,，访问向量表，取得相应服务程序入口，转入服务程序。,中断向量：,服务程序入口地址、服务程序状态字,中断向量表：,存放中断向量的存储区,向量地址：,访问向量表的地址,（指向中断向量的,首址）,73,谢谢观赏,2019-6-23,2、中断服务程序入口地址的获取（1）向量中断方式将服务程序入,（,2,）非向量中断方式,将服务程序入口组织在查询程序中；,CPU,响应时执行查询程序，确定中断源，转入相应服务程序。,3,、中断接口功能模型,（,1,）,寄存器选择,：对接口寄存器寻址。,（,2,）,命令字寄存器,：接收,CPU,发向外设的命令。,（,3,）,状态字寄存器,：反映设备和接口的运行状,态。,（,4,）,数据缓冲器,：传送数据，实现缓冲。,74,谢谢观赏,2019-6-23,（2）非向量中断方式将服务程序入口组织在查询程序中；CPU响,（,5,）,控制逻辑,请求信号产生逻辑,电平转换逻辑,针对设备特性的逻辑,串,-,并转换逻辑,(,串口,),（,6,）,公用中断控制器：,接收外设请求，屏蔽、判优，送出公共请求；,接收中断批准，送出中断号（中断类型码）或向量地址。,75,谢谢观赏,2019-6-23,（5）控制逻辑请求信号产生逻辑电平转换逻辑针对设备特性的逻辑,4,、中断全过程（主机与外设交换信息）,（,1,）初始化：,设置接口和中断控制器工作方式，送屏蔽字，送中断号。,（,2,）发启动命令,(,送命令字,),，启动设备。,（,3,）设备完成工作，申请中断。,（,4,）中断控制器汇集各请求，经屏蔽、判优，,形成中断号，并向,CPU,送公共请求,INT,。,（,5,）,CPU,响应，发批准,INTA,。并关中断、保存,断点。,（,6,）中断控制器送出中断号。,（,7,）,CPU,执行,中断隐指令操作,（,将中断号转换为向,量地址，查向量表，取入口,），进入服务程序。,76,谢谢观赏,2019-6-23,4、中断全过程（主机与外设交换信息）（1）初始化：设置接口和,（,9,）返回原程序（返回前开中断）。,单级中断,（,8,）,CPU,执行服务程序，进行中断处理（交换数,据）,多重中断,注意屏蔽技术的两个应用,动态改变优先级,实现多重中断,5,、中断接口设计,设计关键：通用机如何针对设备的多样性、特殊,性发出具体命令。,（,1,）命令字、状态字格式的拟定,（,2,）中断源的扩展,解决：,77,谢谢观赏,2019-6-23,（9）返回原程序（返回前开中断）。单级中断（8）CPU执行服,例、某机需扩展两个外中断源。,CPU,发向两设备的命令字包括启动、停止、读、写等，设备状态包括忙、完成、故障等。两设备共用一个中断类型码（,IRQ2,）。设计接口，要求两设备能同时启动，并行工作。,（,1,）接口组成,两设备共用一个接口，设置一个命令字（分两段），一个状态字（分两段），两个缓冲器。,（,2,）命令字、状态字格式,（,3,）扩展方法：向量中断,+,非向量中断方式,两设备公共请求送,IRQ2,。若,IRQ2,被响应，则转入,IRQ2,服务程序，在该程序中设置有两设备服务程序入口。,IRQ2,服务程序查询状态字（先查询的设备优先级高），转相应中断处理。,78,谢谢观赏,2019-6-23,例、某机需扩展两个外中断源。CPU发向两设备的命令字包括启动,3.2.2 DMA,方式,1,、定义及应用,直接依靠硬件实现主存与,I/O,间的数据传送，,传送期间不需,CPU,程序干预。,（,1,）定义,注意：,1)I/O与,主存,，而不是I/O与,CPU,或I/O与,主机交换数据,。,2),直接,依靠,硬件传送,，而不是执行程序传送,。,3),传送前的初始化和传送结束处理，需,CPU,执行程序实现,。,用于高速、简单、批量数据,传送。,（,2,）应用,79,谢谢观赏,2019-6-23,3.2.2 DMA方式1、定义及应用直接依靠硬件实现主存与I,2,、,DMA,控制器与接口,（,1,）,DMA,控制器功能,1,）接收初始化信息（,传送方向,、,主存首址,、,交换量,）。,2,）接收接口的,DMA,请求（,DREQ,），向,CPU,申请总线（,HRQ,）。,3,）接收,CPU,的总线响应（,HLDA,），向接口发回,DMA,应答（,DACK,）。,4,）接管总线权，控制,DMA,传送。,（,2,）接口功能,1,）接收初始化信息（,外设寻址信息,）。,2,）接收,CPU,发向设备的命令，反映设备、接口的状态。,3,）传送数据。,80,谢谢观赏,2019-6-23,2、 DMA控制器与接口（1）DMA控制器功能1）接收初始化,3,、,DMA,全过程,（,1,）初始化,CPU,通过程序向,DMA,控制器和接口送出初始化信息。,启动设备。,（,2,）,DMA,传送,DMA,控制器获得总线权，控制直传，并自动修改地址、交换量。,（,3,）结束处理,批量传送完毕，接口申请中断，,CPU,执行中断处理程序，作结束处理。,注意：,三个阶段各采用什么方式？各完成哪些操作？,（程序传送方式、硬件传送方式、中断方式）,81,谢谢观赏,2019-6-23,3、 DMA全过程（1）初始化CPU通过程序向DMA控制器和,第四章 主要,I/O,设备原理,4.1,磁盘,4.1.1,信息分布与寻址信息,1,、信息分布,盘片、记录面、磁道（圆柱面）、,扇区,2,、,寻址信息,驱动器号、圆柱面号（磁道号）、磁头号、扇区号（起始扇区）、交换量（扇区数）,82,谢谢观赏,2019-6-23,第四章 主要I/O设备原理4.1 磁盘4.1.1 信息分,4.1.2,调用过程（,DMA,方式）,(1)CPU,向适配器送出,驱动器号,、,圆柱面号,、,磁头号,、,起始扇区号,、,扇区数,等外设寻址信息；向,DMA,控制器送出,传送方向,、,主存首址,、,交换量,等信息。,(2),适配器启动寻道，并用中断方式判寻道是否正确。,(3),适配器准备好,(,读盘：扇区缓存满一扇区；写盘：扇区缓存空一扇区）,提出,DMA,请求。,(5),批量传送完毕，适配器申请中断。,(6)CPU,响应，调回状态字，作善后处理。,(4)CPU,响应，由,DMA,控制器控制总线，实现传送。,83,谢谢观赏,2019-6-23,4.1.2 调用过程（DMA方式） (1)CPU向适配器送出,4.1.4,主要技术指标,1,、容量,2,、速度,数据长度计算）,非格式化容量：磁盘总容量（由位密度计算）,格式化容量：磁盘格式化后的有效容量（由扇区,平均寻道（平均定位）时间,ms,平均旋转（平均等待）时间,ms,数据传输率,b/s,84,谢谢观赏,2019-6-23,4.1.4 主要技术指标 1、容量2、速度数据长度计算）非格,4.2 CRT,显示器,4.2.1,显示方式与分辨率,1,、字符,/,数字方式（,A/N,方式）：,m,行,n,列,（,25,行,80,列）,4.2.2,显示缓存,VRAM,与屏幕显示的对应关系,1,、显存内容与容量计算,2,、图形方式（,APA,方式）：,m,点,n,线,（,1024,点,768,线）,（,1,）内容,字符方式：字符编码,图形方式：图形象点代码,85,谢谢观赏,2019-6-23,4.2 CRT显示器4.2.1 显示方式与分辨率 1、字符/,例、分辨率为,25,行,80,列,（,2,）容量,1,）字符方式：一个字节单元存放一个字符编码。,基本容量,= 2580=2KB,2,）图形方式：一位存放一个点。,例、分辨率为,640,点,200,线,基本容量,=640200/8,= 16KB,2,、显存地址组织,屏幕显示从左向右、自上而下，显存地址从低到高安排。,显存单元的地址由屏幕显示的行、列号决定。,3,、信息转换,1,）字符方式,86,谢谢观赏,2019-6-23,例、分辨率为25行80列 （2）容量1）字符方式：一个字节,VRAM,字符发生器,字符编码,一行点阵代码,(,并,),移位器,视频信号,(,串,),显示头,扫描时序,ROM,：,容量：字符种类数,字符纵向点数,内容：字符点阵代码,2,）图形方式,VRAM,一字节点代码,(,并,),移位器,视频信号,(,串,),显示头,87,谢谢观赏,2019-6-23,VRAM 字符发生器 字符编码 一行点阵代码(并,4,、同步控制,（,1,）字符方式,2,）字符计数器：,对一帧的字符列计数。,3,）线计数器：,对一行字符的扫描线计数。,4,）行计数器：,对一帧的字符行计数。,例、,分辨率,2580,，字符点阵,79,，字符区,914,1,）点计数器,：,对一个字符的一行点计数。,一次点计数循环访问一次,VRA