资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,练习题解答,返回练习题题集,下一页,下一题,12.1.1,图是由分立元件组成的最简单的门电路。,A,和,B,为输入，,F,为输出，输入可以是低电平,(,在此为,0 V),，,也可以为高电平,(,在此为,3 V),，,试列出状态表，分析它们各是哪一种门电路。,(a),(b),(c),【,解,】,根据二极管的钳位作用可求得图,(a),电路的真值表如表,1,所示，为,或,门电路。图,(b),电路的真值表如表,2,所示，为,与,门电路。根据晶体管在输入为低电平时处于截止状态，输入为高电平时处于饱和状态，可知图,(c),电路的真值表如表,3,所示，为,非,门电路。,表,3,返回练习题题集,下一题,上一页,下一页,表,1,表,2,返回练习题题集,上一题,下一题,【,解,】,分析图所示波形可知，,F,1,为,或,门电路的输出，,F,2,为,与,门电路的输出，,F,3,为,非,门电路的输出，,F,4,为,或非,门电路的输出。,12.2.1,已知四种门电路的输入和对应的输出波形如图所示。试分析它们分别是哪四种门电路？,【,解,】,由,或非,门和,与非,门的逻辑功能求得,或非,门的输出,F,1,和,与非,门的输出,F,2,的波形如图。,返回练习题题集,上一题,下一题,返回练习题题集,上一题,下一题,【,解,】,控制信号波形如图中,B,所示。图中,F,为输出波形。,12.2.3,已知逻辑电路及输入信号波形如图所示，,A,为信号输入端，,B,为信号控制端。当输入信号通过三个脉冲后，,与非,门就关闭，试画出控制信号的波形。,&,1,12.2.4,如图,(a),所示是由三态,与非,门组成的总线换向开关，,A,，,B,为信号输入端，分别加有如图,(b),所示的两个频率不同的信号；,E,为使能端，它的电位变化如图,(b),所示。试画出两个输出端,F,1,和,F,2,的波形。,&,EN,&,EN,&,EN,&,EN,(a),上一题,下一题,下一页,返回练习题题集,(b),【,解,】,由图可知,时,时,由此画出,F,1,和,F,2,的波形如图所示。,返回练习题题集,上一题,下一题,上一页,【,解,】,根据,异或,门和,同或,门的逻辑功能，画出,异或,门输出,F,1,和,同或,门,F,2,的波形如图所示。,12.3.1,已知,异或,门和,同或,门的输入波形如图中,A,和,B,所示，试画出它们的输出波形。,返回练习题题集,上一题,下一题,上一题,下一题,返回练习题题集,下一页,【,证,】,12.3.2,试用逻辑代数的基本定律证明下列各式：,（反演律）,（复原律）,(,分配律,),上一题,下一题,返回练习题题集,上一页,(,分配律,),(,互补律,),(,互补律,),(,0,1,律,),(,分配律,),(,分配律,),(,0,1,律,),(,分配律,),(,分配律,),(,重叠律,),返回练习题题集,上一题,下一题,下一页,【,证,】,12.3.3,试用逻辑代数的基本定律证明下列各式：,上一题,下一题,返回练习题题集,上一页,上一题,下一题,返回练习题题集,下一页,【解】,12.3.4,试将下列各式化简成最简,与或,表达式,：,上一题,下一题,返回练习题题集,上一页,返回练习题题集,上一题,下一题,下一页,12.3.5,将下列各式化简后，根据所得结果画出逻辑电路,(,门电路的类型不限,),，列出真值表。,【,解,】,这是,与,门电路，逻辑符号见图，真值表见表。,&,上一题,下一题,返回练习题题集,上一页,下一页,这是,或,门电路，逻辑符号见图，真值表见表。,1,逻辑电路见图，真值表见表。,&,1,上一题,下一题,返回练习题题集,上一页,上一题,下一题,返回练习题题集,【,解,】,逐级推导各门电路的输出，最后求得,可见该电路为,异或,门。,12.3.6,试分析如图所示电路的逻辑功能。,&,1,1,&,1,返回练习题题集,上一题,下一题,下一页,【,解,】,从输入端开始逐级分析出各门电路的输出，结果注明在图上。最后求得,12.3.7,求如图所示电路中,F,的逻辑表达式，化简成最简,与或,式，列出真值表，分析其逻辑功能，设计出全部改用,与非,门实现这一逻辑功能的电路。,&,1,&,1,1,1,其真值表如表所示。,A,、,B,、,C,相同时，输出为,1,；,A,、,B,、,C,不同时，输出为,0,，故为,同或,门电路。由于,所以改用,与非,门实现这一逻辑功能的电路如图所示。,返回练习题题集,上一题,下一题,上一页,下一页,&,&,&,&,&,&,返回练习题题集,上一题,下一题,上一页,返回练习题题集,上一题,下一题,下一页,【,解,】,由电路求得,列出真值表如表所示，由真值表可知，只要两个或三个赞成时，表决成立，该电路实现了表决功能。,12.3.8,如图是一个三人表决电路，只有两个或三个输入为,1,时，输出才是,1,。试分析该电路能否实现这一功能，并画出改用,与非,门实现这一功能的逻辑电路。,&,&,&,1,上一题,下一题,返回练习题题集,上一页,&,&,&,&,因此全部改用,与非,门实现这一功能的电路如图所示。,由于,12.3.9,如图电路是一个选通电路。,M,为控制信号，通过,M,电平的高低来选择让,A,还是让,B,从输出端送出。试分析该电路能否实现这一要求。,&,&,&,&,【,解,】,由电路求得,由上式可知：当,M,=0,时,F,=,B,1,=,B,，,送出,B,；,当,M,1,时,，,F,=,A,1,=,A,送出,A,。,此电路实现了选通电路的功能,。,返回练习题题集,上一题,下一题,12.3.10,如图所示两个电路为奇偶电路，其中判奇电路的功能是输入为奇数个,1,时，输出才为,1,；判偶电路的功能是输入为偶数个,1,时，输出才为,1,。试分析哪个电路是判奇电路，哪个是判偶电路。,1,1,1,1,1,返回练习题题集,上一题,下一题,下一页,【,解,】(1),图中,1,1,列出真值表如表所示，可见为判奇电路。,返回练习题题集,上一题,下一题,上一页,下一页,(2),图中,1,1,1,列出真值表如表所示。可见为判偶电路。,上一题,下一题,返回练习题题集,上一页,12.3.11,如图是一个排队电路，对它的要求是：当某个输入单独为,1,时，与该输入对应的输出亦为,1,。若是有,2,个或,3,个输入为,1,时，则只能按,A,、,B,、,C,的排队次序，排在前面的这一对应的输出为,1,，其余只能为,0,。试分析该电路是否能满足这一要求。,&,&,1,1,返回练习题题集,上一题,下一题,下一页,【,解,】,由电路图求得：,列出真值表如表所示。可见该电路能满足排队电路的要求。,返回练习题题集,上一题,下一题,上一页,12.3.12,图是一个数据选择器，它的作用是通过控制端,E,来选择将,A,、,B,两个输入中的哪个送到输出端,F,。,试分析其工作原理，列出真值表。,&,EN,&,EN,&,【,解,】,由电路图求得：,E,=,1,时，,F,=,A,，,即选择,A,送到输出端；,E,=,0,时，,F,=,B,，,即选择,B,送到输出端。真值表如表所示。,返回练习题题集,上一题,下一题,12.3.13,图是一个数据分配器，它的作用是通过控制端,E,来选择输入,A,送至输出端,F,1,还是,F,2,。,试分析其工作原理，列出真值表。,&,&,1,返回练习题题集,上一题,下一题,下一页,返回练习题题集,上一题,下一题,上一页,【,解,】,由电路求得,:,。,因此，当,时，即将,A,送至输出端,F,1,；,当 时，即将,A,送至输出端,F,2,。,真值表如表所示。,返回练习题题集,上一题,下一题,【,解,】,如果将开关,A,、,B,同时掷向上方或者下方，灯就会亮。因此灯亮的逻辑表达式为,用,与非,门实现这一功能的逻辑电路如图所示。,&,&,&,&,&,12.4.1,图是一个控制楼梯照明的电路，在楼上和楼下各装一个单刀双掷开关。楼下开灯后可以在楼上关灯，楼上开灯后同样也可在楼下关灯，试设计一个用,与非,门实现同样功能的逻辑电路。,220,12.4.2,某十字路口的交通管理灯需要一个报警电路，当红、黄、绿三种信号灯单独亮或者黄、绿灯同时亮时为正常情况，其它情况均属不正常。发生不正常情况时，输出端应输出高电平报警信号。试用,与非,门实现这一要求。,根据真值表由,F,=,1,的条件写出逻辑表达式，并化简：,上一题,下一题,返回练习题题集,下一页,(,红,)(,黄,)(,绿,),【,解,】,根据逻辑功能列出的真值表如表所示。,上一题,下一题,返回练习题题集,上一页,&,&,&,&,1,1,1,因此用,与非,门实现这一要求的电路如图所示。,12.4.3,设计一个故障显示电路，要求：,(1),两台电动机,A,和,B,正常工作时，绿灯,F,1,亮；,(2),A,或,B,发生故障时，黄灯,F,2,亮；,(3),A,和,B,都发生故障时，红灯,F,3,亮。,由此设计出电路如图所示。,&,&,=1,1,1,返回练习题题集,上一题,下一题,【,解,】,设电动机,A,和,B,正常工作时为,0,，发生故障时为,1,。根据其逻辑功能列出真值表如表所示。由,F,=,1,的条件写出逻辑表达式为,12.4.4,试用,与非,门组成半加器，用,与非,门和,非,门组成全加器。,画出半加器电路如图所示。,&,&,&,&,&,返回练习题题集,上一题,下一题,下一页,【,解,】(1),半加器,(2),全加器,根据输出为,0,的条件，可写出输出反变量的与或表达式为,因此,画出全加器电路如图所示。,上一题,下一题,返回练习题题集,上一页,下一页,1,1,1,&,1,&,1,上一题,下一题,返回练习题题集,上一页,12.5.2,教材图,11.14,是,CT1147,型优先编码器的逻辑电路，试分析其四个输出端的逻辑表达式。,返回练习题题集,上一题,下一题,【,解,】,由教材图,11.14,求得,12.6.1,试说明教材图,11.6.1,的译码器改用高电平译码的电路。,上一题,下一题,返回练习题题集,【,解,】,只要将使能端,E,再接一个,非,门。,上一题,12.6.2,试根据教材表,11.6.2,所示的状态表列出显示译码器各输出端的逻辑表达式。,返回练习题题集,【,解,】,根据真值表，由输出为,0,的条件写出译码器各输出端的逻辑表达式为,返回主页,
展开阅读全文