第六讲功能模块教学课件

第六讲功能模块第六讲功能模块16、人民应该为法律而战斗，就像为了城墙而战斗一样。赫拉克利特17、人类对于不公正的行为加以指责，并非因为他们愿意做出这种行为，而是惟恐自己会成为这种行为的牺牲者。柏拉图18、制定法律法令，就是为了不让强者做什么事都横行霸道。奥维德19、法律是社会的习惯和思想的结晶。托伍威尔逊20、人们嘴上挂着的法律，其真实含义是财富。爱献生1、通用、通用I/O接口接口n nI/O口作为输入使用n n设置方向寄存器（设置方向寄存器（DDRxDDRx）为输入（）为输入（0X000X00）n n随时读取随时读取I/OI/O口的数据寄存器（口的数据寄存器（PORTxPORTx）n nI/O口作为输出使用n n设置方向寄存器（设置方向寄存器（DDRxDDRx）为输出（）为输出（0XFF0XFF）n n设置驱动能力寄存器（非必须）设置驱动能力寄存器（非必须）n n拉电阻选择（非必须）拉电阻选择（非必须）n n随时写入随时写入I/OI/O口数据寄存器（口数据寄存器（PORTxPORTx）1、通用、通用I/O接口接口n nI/O口作为外部中断接收使用n n开系统中断（开系统中断（CLICLI）n n设置方向寄存器为输入设置方向寄存器为输入n n设置中断有效边沿（上升沿、下降沿）设置中断有效边沿（上升沿、下降沿）n n使能中断使能中断n n编写相关的中断服务程序编写相关的中断服务程序n n有效边沿到来时，会自动进入中断服务程序有效边沿到来时，会自动进入中断服务程序1、通用、通用I/O接口接口n n例一n n设计一个设计一个C C语言程序，使教学板上发光二极管语言程序，使教学板上发光二极管n n显示花等效果显示花等效果n n显示循环流水灯效果显示循环流水灯效果n n见见见见exp12exp121、通用、通用I/O接口接口n n例二n n使用使用PORTJPORTJ中断口功能的例子，本例的原理是：中断口功能的例子，本例的原理是：设置设置A A口为输出口，口为输出口，PTAPTA的第的第6 6脚跟脚跟PTJPTJ的第的第6 6脚脚硬件相连，硬件相连，PTBPTB输出，用来控制输出，用来控制8 8个个LEDLED灯，灯，PTJPTJ开中断，并且设置为上升沿触发。首先开中断，并且设置为上升沿触发。首先PTAPTA初始化为初始化为0 0，PTBPTB为为0 xFF0 xFF，此时等灭。在大循环，此时等灭。在大循环冲设置冲设置PTAPTA第第6 6位为高电平，产生中断，灯低位为高电平，产生中断，灯低4 4个亮，高个亮，高4 4个不亮。使用单步运行查看效果。个不亮。使用单步运行查看效果。n n见见见见exp13exp13。2、模数转换、模数转换ATD模块模块n nA/DA/D转换的基本概念转换的基本概念n n模数转换定义：模数转换定义：将时间连续、幅值也连续的模拟信号转换为间离散、将时间连续、幅值也连续的模拟信号转换为间离散、幅值也离散的数字信号幅值也离散的数字信号n n模数转换精度模数转换精度模数转换精度是指二进制的位数。模数转换精度是指二进制的位数。9S129S12的的ADAD模块有两模块有两种精度可选，分别为种精度可选，分别为8 8位精度（位精度（02550255）和）和1010位精度位精度（0102301023）。）。n n逐次逼近型逐次逼近型A/DA/D转换器的原理转换器的原理逐次逼近型逐次逼近型A/D A/D 由一个比较器和由一个比较器和D/A D/A 转换器通过逐次比转换器通过逐次比较逻辑构成，从较逻辑构成，从MSB MSB 开始，顺序地对每一位将输入电开始，顺序地对每一位将输入电压与内置压与内置D/A D/A 转换器输出进行比较，经转换器输出进行比较，经n n 次比较而输出次比较而输出数字值。其电路规模属于中等。数字值。其电路规模属于中等。9S12的的A/D模块主要特性模块主要特性n n8位/10位可选择的转换精度；n n速度快，每进行一次10位的转换，仅仅需要7nS；n n采样时间可编程；n n左对齐/右对齐的数据格式，有符号/无符号的转换结果；n n转换完毕可产生中断；n n 使用PAD7外部触发控制。9S12的的A/D模块外部引脚模块外部引脚n n VRHVRH（6060）、）、）、）、VRLVRL（6161）：A/D A/D 转换模块的参考转换模块的参考高电压和参考低电压。实验板上，高电压和参考低电压。实验板上，VRHVRH和和VRLVRL分分别接别接VCCVCC和和GNDGND。n n VDDAVDDA（5959）、）、）、）、VSSAVSSA（6262）：A/D A/D 模块提供电源。模块提供电源。实验板上，实验板上，VDDAVDDA接到接到VCCVCC，VSSAVSSA接到接到GNDGND。n n AN7/ETRIG/PAD7AN7/ETRIG/PAD7（5858）：模拟量输入通道：模拟量输入通道7 7，通用数字输入端口。它也可以被配置为通用数字输入端口。它也可以被配置为A/D A/D 转换转换的外部触发引脚。的外部触发引脚。n n AN6/PAD6-AN0/PAD0AN6/PAD6-AN0/PAD0（51-5751-57）：模拟量输入：模拟量输入通道通道6-06-0，通用数字输入端口。不可以被用作外部，通用数字输入端口。不可以被用作外部触发引脚。触发引脚。PAD0PAD0通过通过50K50K滑动变阻器接到滑动变阻器接到VCCVCC，调可变电阻可以调试调可变电阻可以调试A/DA/D转换。转换。控制寄存器控制寄存器2ATDCTL2n nADPUADPU：A/DA/D模块的电源管理。模块的电源管理。1=1=正常模式，正常模式，0=0=低功耗低功耗模式。模式。n nAFFCAFFC：标志位快速清零。：标志位快速清零。1=1=对转换结果寄存器访问会对转换结果寄存器访问会自动清除标志位，自动清除标志位，0=0=正常模式，访问结果寄存器前读状正常模式，访问结果寄存器前读状态寄存器态寄存器1 1可以清楚转换完成标志可以清楚转换完成标志CCFCCF。n nAWAIAWAI：等待时进入低功耗模式。：等待时进入低功耗模式。1=1=进入，进入，0=0=正常工作。正常工作。n nETRIGLEETRIGLE、ETRIGPETRIGP：外部触发的边沿：外部触发的边沿/极性控制。极性控制。n nETRIGEETRIGE：上两位的使能位。允许在：上两位的使能位。允许在PAD7PAD7输入外部触发输入外部触发信号。信号。1=1=允许，允许，0=0=禁止。禁止。n nASCIEASCIE：A/DA/D队列转换完成中断允许。队列转换完成中断允许。1=1=允许，并使标允许，并使标志位志位ASCIF=1ASCIF=1；0=0=禁止。禁止。n nASCIFASCIF：A/D A/D 队列转换完成中断标志。队列转换完成中断标志。控制寄存器控制寄存器3ATDCTL3n nS8C、S4C、S2C、S1C：定义转换队列的长度。默认长度为4。n nFIFO：结果寄存器先进先出模式。1=FIFO模式，转换结果是连续存放的；0=非FIFO模式，转换结果放在对应的寄存器中。n nFRZ1、FRZ0：背景调试冻结模式允许。这两个控制位就决定了，当遇到断点时，A/D 模块怎样反应。控制寄存器控制寄存器4ATDCTL4n nSRES8SRES8：转换精度选择。：转换精度选择。1=81=8位精度，位精度，0=100=10位精度。位精度。n nSMP1SMP1、SMP0SMP0：采样时间选择。可选择：采样时间选择。可选择2 2、4 4、8 8、1616个个A/DA/D时钟周期。时钟周期。n nPRS4PRS4、PRS3PRS3、PRS2PRS2、PRS1PRS1、PRS0PRS0：A/D A/D 时钟分频时钟分频因子的选择。因子的选择。n nA/DA/D时钟的计算公式如右图。时钟的计算公式如右图。n n注意，注意，A/DA/D模块的时钟频率要在模块的时钟频率要在500KHz500KHz和和2MHz2MHz之间，之间，所以在选择分频因子时一定要注意。所以在选择分频因子时一定要注意。控制寄存器控制寄存器5ATDCTL5n nDJMDJM：1616位结果寄存器数据的对齐方式。位结果寄存器数据的对齐方式。1=1=右对齐，右对齐，0=0=左对齐。左对齐。n nDSGNDSGN：结果寄存器中数据有无符号。：结果寄存器中数据有无符号。1=1=有符号，有符号，0=0=无符号。无符号。n nSRES8SRES8、DJM DJM 和和DSGN DSGN 三位配合起来使用，决定了结果寄存器中三位配合起来使用，决定了结果寄存器中数据的格式，一共有数据的格式，一共有8 8种情况。种情况。n nSCANSCAN：连续转换队列的模式。此位定义了：连续转换队列的模式。此位定义了A/D A/D 转换是连续进行转换是连续进行还是只进行一次。还是只进行一次。1=1=连续队列转换；连续队列转换；0=0=单次队列转换。单次队列转换。n nMULTMULT：当这位为：当这位为0 0 时，时，ATD ATD 的队列控制器只从指定的输入通道的队列控制器只从指定的输入通道进行采样，可以使用进行采样，可以使用ATDCTL5ATDCTL5寄存器中的寄存器中的CCCC、CB CB 和和CA CA 三位来三位来指定需要采样的模拟量输入通道。当这位为指定需要采样的模拟量输入通道。当这位为1 1 时，则对多个的通时，则对多个的通道进行采样，每次采样的通道数量由道进行采样，每次采样的通道数量由S8CS8C、S4CS4C、S2C S2C 和和S1C S1C 控控制位来指定，第一个采样通道由制位来指定，第一个采样通道由CCCC、CB CB 和和CA CA 控制位来指定，控制位来指定，其它采样通道由通道选择码其它采样通道由通道选择码CCCC、CB CB 和和CA CA 的增加来决定。的增加来决定。n nCCCC、CBCB、CACA：模拟输入通道选择码。和：模拟输入通道选择码。和MULTMULT配合使用。配合使用。状态寄存器状态寄存器0ATDSTAT0n nSCFSCF：队列完成标志。置位条件：当一个队列转换完毕后；如果：队列完成标志。置位条件：当一个队列转换完毕后；如果处在处在SCANSCAN模式，则每次都置位。清零条件：对此位写一；写模式，则每次都置位。清零条件：对此位写一；写ATDCTL5ATDCTL5，开始一个新的对列；，开始一个新的对列；AFFC=1AFFC=1（标志快速清除）且读（标志快速清除）且读结果寄存器。结果寄存器。n nETORFETORF：外部触发溢出标志。置位条件：处于边沿触发模式时，：外部触发溢出标志。置位条件：处于边沿触发模式时，如果第一个边沿触发的队列转换正在进行，而这时却检测到了第如果第一个边沿触发的队列转换正在进行，而这时却检测到了第二个有效的边沿。清零条件：对此位写一；写控制寄存器二个有效的边沿。清零条件：对此位写一；写控制寄存器2 2、3 3或或4 4，终止当前队列；写控制寄存器，终止当前队列；写控制寄存器5 5，开始一个新队列。，开始一个新队列。n nFIFORFIFOR：FIFO FIFO 溢出标志。如果转换完成标志（溢出标志。如果转换完成标志（CCFCCF）在没有被清）在没有被清零时结果寄存器被写入新值（覆盖），则置位。清零条件：对此零时结果寄存器被写入新值（覆盖），则置位。清零条件：对此位写一；写控制寄存器位写一；写控制寄存器5 5，开始一个新队列。，开始一个新队列。1=1=有有FIFOFIFO溢出，溢出，0=0=无无FIFOFIFO溢出。溢出。n nCC2CC2、CC1CC1、CC0CC0：转换计数器。代表了哪个结果寄存器将要接：转换计数器。代表了哪个结果寄存器将要接收当前转换的结果。非收当前转换的结果。非FIFO FIFO 模式（模式（FIFO=0FIFO=0），这），这3 3 位的初始值位的初始值为为0 0，计数完成后又会回到初始值。，计数完成后又会回到初始值。FIFO FIFO 模式（模式（FIFO=1FIFO=1），转换），转换计数器处于循环计数状态。计数器处于循环计数状态。状态寄存器状态寄存器1ATDSTAT1n nCCFx：x通道的转换完成标志。1=完成队列中的第x 个转换，结果存储在ATDDRx 寄存器中；0=转换未完成。n n清零条件：写控制寄存器5，开始一个新队列；AFFC=1，对结果寄存器访问；AFFC=0，首先读状态寄存器1，然后访问结果寄存器。输入允许寄存器输入允许寄存器-ATDDIENn nIENx：通道x 输入数字允许。这8个控制位控制了从模拟量输入端口到数据寄存器的数字输入缓冲区。1=缓冲区有效；0=无效。当端口作为模拟量输入端口时，也可以打开数字缓冲区，但是会增加功耗。数字输入寄存器数字输入寄存器PORTADn nPTADxPTADx：A/D A/D 模块的第模块的第x x 个通道（个通道（ANxANx）的数字输入。当）的数字输入。当对应通道的数字输入允许时，此位返回了相应引脚上的电对应通道的数字输入允许时，此位返回了相应引脚上的电平逻辑值。平逻辑值。n n注意，引脚上的电平必须和注意，引脚上的电平必须和VRHVRH或或VRLVRL匹配，否则将返回匹配，否则将返回一个不确定的值。一个不确定的值。n n如果响应通道的输入缓冲区无效（如果响应通道的输入缓冲区无效（IENx=0IENx=0），读取操作只），读取操作只返回返回1 1。n n复位后，寄存器值等于复位后，寄存器值等于$FF$FF。n n注意，注意，PORTADPORTAD端口模拟量和数字量是可以复用的。当输端口模拟量和数字量是可以复用的。当输入模拟量时，会把模拟信号直接送到入模拟量时，会把模拟信号直接送到A/D A/D 转换器；当输入转换器；当输入数字量时，会把外部数字信号送到数字量时，会把外部数字信号送到PORTAD PORTAD 寄存器以供读寄存器以供读取。取。A/D转换结果寄存器转换结果寄存器ATDDRxn nATDDR0ATDDR7ATDDR0ATDDR7：0707通道的结果寄存器。通道的结果寄存器。A/DA/D转换的转换的结果需要从这几个寄存器中读取。每个结果需要从这几个寄存器中读取。每个1616位寄存器可以分位寄存器可以分成成2 2个个8 8位的寄存器来读取，分别为位的寄存器来读取，分别为ATDDRxHATDDRxH和和ATDDRxLATDDRxL。n n注意转换结果在这注意转换结果在这8 8个个1616位寄存器中的存储格式。以位寄存器中的存储格式。以1010位左、位左、右对齐为例：右对齐为例：n n左对齐左对齐1010位数据位数据n n右对齐右对齐1010位数据位数据n n另外还要注意有符号数据和无符号数据的区别。另外还要注意有符号数据和无符号数据的区别。A/D转换综合举例转换综合举例n n使用教学板上电位器调试并观察A/D转换结果。n n请见请见exp14。3、脉冲宽度调制、脉冲宽度调制PWM模块模块n nPWM的基本概念n nPWMPWM（Pulse Width ModulatePulse Width Modulate）即脉宽调制，脉）即脉宽调制，脉宽调制波是一种可用程序来控制波形占空比、宽调制波是一种可用程序来控制波形占空比、周期、相位的波形。它在电动机驱动、周期、相位的波形。它在电动机驱动、D/A D/A 变变换等场合有着广泛的应用。换等场合有着广泛的应用。n n周期，占空比，相位。周期，占空比，相位。周期指上图中的周期指上图中的，占空比为，占空比为t/t/，相位指高低，相位指高低电平。电平。9S12 PWM模块特性模块特性n n7 7个周期、占空比可编程的个周期、占空比可编程的PWMPWM通道通道n n专用的专用的PWMPWM计数器计数器n nPWMPWM功能的软件使能和禁止功能的软件使能和禁止n n软件选择脉冲极性软件选择脉冲极性n nPWMPWM波形输出对齐方式分为左对齐和居中对齐波形输出对齐方式分为左对齐和居中对齐n n可以两个通道级联以获得更高的精度可以两个通道级联以获得更高的精度n n可选择可选择4 4个时钟源，个时钟源，4 4个时钟源均为独立的分频设个时钟源均为独立的分频设置置n n紧急关断功能紧急关断功能9S12 PWM模块外部引脚模块外部引脚n n共7个外部引脚n nPWM05PWM05（4 4、3 3、2 2、1 1、8080、7979）n nPWM7PWM7（7878）9S12 PWM模块的时钟模块的时钟n n四个时钟源CLOCKA、CLOCKB、CLOCKSA、CLOCKSB。n n其中CLOCKA（B）可以把总线时钟进行1、2、4、8、16、32、64、128分频。Clock A 的预分频因子通过PWMPRCLK寄存器中的PCKA2、PCKA1 和PCKA0 来选择，Clock B 的预分频因子通过PWMPRCLK 寄存器中的PCKB2、PCKB1 和PCKB0 来选择。总线时钟CLOCKACLOCKBCLOCKSACLOCKSB分频分频分频分频9S12 PWM模块的时钟模块的时钟n n，CLOCKSA（SB）从CLOCKA（B）进行分频的比例因子可以为1、2、4、8、16、32、64、128、256，最大可以进行512分频。计算公式为：n nCLOCKSACLOCKSA（SBSB）=CLOCKA=CLOCKA（B B）/2*PRESCALER/2*PRESCALERn n通道0、1、4、5可选CLOCKA或CLOCKSA；n n通道2、3、6、7可选CLOCKB或CLOCKSB。9S12 PWM模块的计数器模块的计数器n n每个通道的计时器都有一个8 位计数器、一个8位周期寄存器和一个8 位占空比寄存器。输出波形的周期受周期寄存器的控制，当计数器的计数值等于周期寄存器的值时，PWM波周期结束。PWM的波形还跟占空比寄存器、输出极性和对齐方式有关。n nPWMCNTx 计数寄存器在PWM 通道工作时也可以被写入，但是暂时产生无效的波形。9S12 PWM模块的允许控制模块的允许控制n nPWM的允许位相当于“开关”，可以允许和禁止相应通道的PWM输出。n n每个PWM 通道都对应一个允许（PWMEx），只有PWMEx=1 时，对应的通道才输出波形。n n计数器计数结束的那一刻，只要PWMEx 为高电平，则会自动开始下一个波形的输出。9S12 PWM模块的极性控制模块的极性控制n n每个PWM 通道都对应一个极性设置位，决定了PWM 波的输出首先是高电平还是低电平。n n当PPOLx 被置位时，对应的通道首先输出高电平，直到计数器计数到占空比寄存器的值后变为低电平；反之则首先输出低电平，直到计数器计数到占空比寄存器的值后变为高电平。左对齐的输出波型左对齐的输出波型n nPWMCAE PWMCAE 寄存器中的寄存器中的CAEx CAEx 位是输出格式的控制位。位是输出格式的控制位。CAEx=0CAEx=0，则对应通道的输出格式是左对齐的。，则对应通道的输出格式是左对齐的。n n当使用左对齐格式输出时，当使用左对齐格式输出时，8 8 位的计数器只使用加法位的计数器只使用加法计数。当计数器加法计数到占空比寄存器中的值时，计数。当计数器加法计数到占空比寄存器中的值时，PWM PWM 通道输出波形的电平就发生变化；当计数器加通道输出波形的电平就发生变化；当计数器加法计数到周期寄存器中的值时，计数器复位，输出波法计数到周期寄存器中的值时，计数器复位，输出波形电平发生变化，然后再次读取占空比和周期寄存器形电平发生变化，然后再次读取占空比和周期寄存器中的值作为下次计数参考使用。中的值作为下次计数参考使用。n n注意，计数器是从注意，计数器是从0 0开始计数的，直到周期寄存器中开始计数的，直到周期寄存器中的值的值-1-1。左对齐的输出波型左对齐的输出波型PWM波形频率和占空比的计算：PWMx 频率=Clock(A,B,SA,or SB)/PWMPERx若Polarity=0(PPOLx=0)Duty Cycle=(PWMPERx-PWMDTYx)/PWMPERx 100%若Polarity=1(PPOLx=1)Duty Cycle=PWMDTYx/PWMPERx 100%左对齐的输出波型左对齐的输出波型下面举一个左对齐输出的例子：假设时钟源频率=10MHz（周期=100ns），PPOLx=0，PWMPERx=4，PWMDTYx=1。所以，PWMx 的频率=10MHz/4=2.5MHz，PWMx 的周期=400ns，PWMx 的占空比=3/4100%=75%。居中对齐的输出波型居中对齐的输出波型n nCAEx=1CAEx=1，则对应通道的输出格式是居中对齐的。，则对应通道的输出格式是居中对齐的。n n在这个模式下，计数器既进行加法计数也进行减法在这个模式下，计数器既进行加法计数也进行减法计数。当计数器加法计数到占空比寄存器中的值时，计数。当计数器加法计数到占空比寄存器中的值时，PWM PWM 通道输出波形的电平就发生变化；当加法计数通道输出波形的电平就发生变化；当加法计数到周期寄存器中的值时，计数器会从加法计数改变到周期寄存器中的值时，计数器会从加法计数改变为减法计数；当计数器再次减法计数到占空比寄存为减法计数；当计数器再次减法计数到占空比寄存器中的值时，器中的值时，PWM PWM 通道输出波形的电平再次发生变通道输出波形的电平再次发生变化；当计数器继续减法计数到化；当计数器继续减法计数到$00$00 时，计数器重新变时，计数器重新变为加法计数器，然后再次读取占空比和周期寄存器为加法计数器，然后再次读取占空比和周期寄存器中的值作为下次计数参考使用。中的值作为下次计数参考使用。居中对齐的输出波型居中对齐的输出波型用时钟源的频率除以周期寄存器中值的2 倍，得到的结果就是当前PWM输出波形的频率。PWMx Frequency=Clock(A,B,SA,or SB)/(2PWMPERx)若Polarity=0(PPOLx=0)Duty Cycle=(PWMPERx-PWMDTYx)/PWMPERx 100%若Polarity=1(PPOLx=1)Duty Cycle=PWMDTYx/PWMPERx 100%居中对齐的输出波型居中对齐的输出波型下面举一个居中对齐输出的例子：假设时钟源频率=10MHz（周期=10ns），PPOLx=0，PWMPERx=4，PWMDTYx=1。所以，PWMx 的频率=10MHz/4=2.5MHz，PWMx 的周期=400ns，PWMx 的占空比=3/4100%=75%。9S12 PWM模块的通道级联模块的通道级联n n如果需要PWM 输出波形的精度更高，则可以把2 个8 位PWM 通道级联起来组成1 个16 位通道。PWMCTL 寄存器中有4 个控制位，可以完成这个级联的功能。CON67、CON45、CON23 和CON01 可以把相应的两个通道级联起来。n n注意级联后高8位和低8位的区别，控制寄存器的区别。允许控制寄存器允许控制寄存器-PWME当PWMEx 被置位后，PWM 输出就会立即开始。但是直到PWM 模块时钟的下一个周期到来之时，才可以输出正确的波形，而在这之前的波形可能会是无效的。当处于级联模式时，8 个8 位PWM 通道组成4 个16 位的PWM 通道，PWME1、PWME3、PWME5 和PWME7 对这4 个通道进行控制，而其它控制位处于无效状态。PWMEx：通道有效选择位。1=允许PWM输出，0=禁止。极性寄存器极性寄存器-PWMPOLPWMPOL 寄存器随时都可以进行设置。如果某PWM 通道在输出波形的过程中，波形的极性发生了改变，那么在两组波形的连接处可能会出现缩短或者拉伸了的不正常波形。PPOLx：通道x的输出极性。1=先高后低，0=先低后高。时钟选择寄存器时钟选择寄存器-PWMCLKPCLK7：PWM 通道7 时钟源选择。1=Clock SB；0=Clock B。PCLK6：PWM 通道6 时钟源选择。1=Clock SB；0=Clock B。PCLK5：PWM 通道5 时钟源选择。1=Clock SA；0=Clock A。PCLK4：PWM 通道4 时钟源选择。1=Clock SA；0=Clock A。PCLK3：PWM 通道3 时钟源选择。1=Clock SB；0=Clock B。PCLK2：PWM 通道2 时钟源选择。1=Clock SB；0=Clock B。PCLK1：PWM 通道1 时钟源选择。1=Clock SA；0=Clock A。PCLK0：PWM 通道0 时钟源选择。1=Clock SA；0=Clock A。预分频时钟选择寄存器预分频时钟选择寄存器此寄存器用来选择Clock A 和B 的预分频因子。PWMPRCLK 寄存器随时都可以进行设置。如果某PWM 通道在输出波形的过程中，此通道的所使用时钟的频率发生了改变，那么在两组波形的连接处可能会出现缩短或者拉伸了的不正常波形。PCKB2、PCKB1、PCKB0：Clock B 预分频因子的选择PCKA2、PCKA1、PCKA0：Clock A 预分频因子的选择居中对齐允许寄存器居中对齐允许寄存器-PWMCAE此寄存器控制每个PWM 通道输出波形的对齐方式，可以是左对齐或者居中对齐。如果CAEx=1，则对应通道的输出波形为居中对齐方式；如果CAEx=0，则为左对齐方式。注意只有当对应通道被禁止输出时，才可以设置此寄存器。CAEx：1=对应x通道为居中对齐模式 0=对应x通道为左对齐模式控制寄存器控制寄存器-PWMCTL此寄存器可以实现把8 个8 位PWM 通道级联为4 个16 位PWM 通道。CONxy：x通道和y通道级联，以获得更高的输出精度。x通道作为高8位，y通道作为低8位。这时只有通道y的时钟选择位、极性控制位、输出允许位和对齐方式选择位才有效；通道x 的相应寄存器均无效。1=级联模式0=非级联模式PFRZ：冻结模式PWM 计数器停止。1=停止，0=继续运行。比例因子寄存器比例因子寄存器A-PWMSCLA此寄存器用来提供产生时钟Clock SA 的比例因子，Clock SA 是由Clock A 经过一系列运算得来的，公式：Clock SA=Clock A/(2PWMSCLA)当PWMSCLA=0 时，默认比例因子为256，此时Clock SA 的频率等于Clock A 的频率除以512。比例因子寄存器比例因子寄存器B-PWMSCLB此寄存器用来提供产生时钟Clock SB 的比例因子，Clock SB 是由Clock B 经过一系列运算得来的，公式如下：Clock SB=Clock B/(2PWMSCLB)当PWMSCLB=0 时，默认比例因子为256，此时Clock SB 的频率等于Clock B 的频率除以512。x通道计数寄存器通道计数寄存器-PWMCNTx每个PWM 通道都有一个独立的加法/减法计数器，计数器的频率跟时钟源的频率有关。可以在任意时刻来读取计数器里的值，而计数器的工作不会受到影响。注意我们刚才讲过的左/居中对齐方式时，计数器的计数方式。对计数寄存器进行写操作将使它复位，计数器会立即开始加法计数，从周期寄存器和占空比寄存器的缓冲区里得到周期和占空比值，然后根据设置的极性来输出。当相应的PWM通道被禁止输出（PWMEx=0）时，计数器不工作；当PWM 通道允许时，计数器会以计数寄存器中的值为起点开始计数。周期寄存器周期寄存器-PWMPERx每个PWM 通道都有一个独立的周期寄存器，周期寄存器中的值对应PWM 通道输出波形的周期。此寄存器具有双重缓存功能，新输入的值被送到缓冲区，而不是立即生效，到下一个有效周期开始时才会有效，所以PWM 输出波形的周期在改变时不会产生无效波形。占空比寄存器占空比寄存器-PWMDTYx每个PWM 通道都有一个独立的占空比寄存器，周期寄存器中的值对应PWM 通道输出波形的周期。此寄存器同样是双重缓存的。注意：读取寄存器会得到最新一次写入的值，而不会返回当前的周期值。关断寄存器关断寄存器-PWMSDNPWM7ENA：PWM 紧急关断允许当此位为1 时，通道7 会被强制配置为输入端口，并且允许紧急关断。只有当此位为1时，寄存器中的其它位才有意义。PWM7INL：紧急关断通道7的有效电平。1=高电平，0=低电平。PWM7IN：PWM 通道7 的输入电平状态。PWMLVL：PWM 紧急关断后的输出电平。1=高，0=低。PWMRSTRT：PWM 重新启动。只有在当PWM 通道7 处于无效状态（非紧急关闭）时，才可以重新启动PWM 模块。把PWMRSTRT 置一，当计数器返回0 时，PWM 通道才开始运行。PWMIE：PWM 中断允许。1=允许，0=禁止。PWMIF：PWM 中断标志。当PWM7ENA 被置位时，PWM 通道7 上电平的任意变化将产生中断并使PWMIF 置位。1=PWM7IN输入有变化。0=PWM7IN 输入无变化。PWM 的综合举例的综合举例n n利用PWM5 通道来做DA 转换输出变化的电压控制小灯的亮度。void PWMInit(void)PWMPOL=0 x20;/脉冲先高后低PWMCLK=0 x20;/使用sa 时钟源PWMPRCLK=0 x07;/时钟a 为总线8 分频PWMCAE=0 x00;/通道5 为左对齐输出模式PWMCTL=0 x00;/单独使用通道5,非级联PWMSCLA=0 x05;/Clock SA=Clock A/(2*PWMSCLA),SA 为3kHzPWMPER5=0 x64;/设定周期PWM 的综合举例的综合举例void main(void)unsigned char i;unsigned long j=10000;SET_PLL();/设置锁相环EnableInterrupts;PWMInit();/初始化PWMfor(i=0;i0 x64;i+)while(j-);j=10000;while(j-);j=10000;PWMDTY5=i;/设定占空比PWME=0 x20;/使能PWM4、增强型定时器、增强型定时器ECT模块模块n nIC/OC的定义：n nInput Capture/Output Compare Input Capture/Output Compare 输入捕获和输出比较输入捕获和输出比较n nICIC对外部的脉冲信号进行计数得到计数数值，根对外部的脉冲信号进行计数得到计数数值，根据数值可以计算出脉冲信号的宽度或周期。据数值可以计算出脉冲信号的宽度或周期。ECTECT模模块有块有8 8个个ICIC通道分别为通道分别为IC0-IC7IC0-IC7，IC0-IC3IC0-IC3是标准的带是标准的带有保持器的缓冲通道，而有保持器的缓冲通道，而IC4-IC7IC4-IC7不带有保持器。不带有保持器。n nOCOC输出具有精确宽度或周期的脉冲信号。通道为输出具有精确宽度或周期的脉冲信号。通道为OC0-0C7OC0-0C7。n nECT模块的外部引脚：n n共有共有8 8个外部引脚，分别为个外部引脚，分别为IOC0IOC7IOC0IOC7，与，与PORTTPORTT复用。复用。ECT模块的组成模块的组成n n4 4 个带有个带有16 16 位缓存的输入比较通道位缓存的输入比较通道n n4 4 个带有个带有8 8 位缓存的脉冲累加器，也可以作为位缓存的脉冲累加器，也可以作为2 2个个16 16 位的累加器使用位的累加器使用 n n带有带有4 4 位预分频因子的位预分频因子的16 16 位模数递减计数器位模数递减计数器 n n用户可选可抵御噪音的延迟计数器用户可选可抵御噪音的延迟计数器三个例子三个例子n n举三个例子讲述本节内容n n流水灯显示流水灯显示n n使用输入捕捉功能，对外来脉冲进行计数使用输入捕捉功能，对外来脉冲进行计数n n使用输出比较功能，输出一个具有一定宽度的使用输出比较功能，输出一个具有一定宽度的高电平脉冲高电平脉冲void TimerOverflow(void)unsigned char i=1,j=0 x80;while(i!=0)&(j!=0)PORTB=(i|j);i=1;while(TCNT!=0 x0000);/延时while(TCNT=0 x0000);void main(void)/SET_PLL();/设置锁相环EnableInterrupts;TSCR1=0 x80;/定时器使能TSCR2=0 x07;/分频系数为128DDRB=0 xff;PORTB=0 xff;for(;)TimerOverflow();/请见请见exp15例一：流水灯的显示例一：流水灯的显示例一：流水灯的显示例一：流水灯的显示PORTB输出调用函数设置控制寄存器1设置控制寄存器2延时控制ECT控制寄存器一控制寄存器一本例设置TSCR1=0 x80。TEN=1：主定时器使能。0=主定时器禁止，进入低功耗状态。TSWAI=0：等待模式时主定时器继续工作，方便调试。0=停止工作。TSFRZ=0：冻结模式时主定时器继续工作。0=停止工作。TFFCA=0：自动清除标志位。1=手动清除。必须设置TSCR1才可以使主定时器工作，需要在ECT模块初始化时就设置好。ECT控制寄存器二控制寄存器二本例设置TOI=0：禁止定时器溢出中断。1=允许。TCRE=0：定时器自由运行。1=输出比较7引起复位。PR2=1、PR1=1、PR0=1：分频系数=128。ECT计数寄存器计数寄存器TCNT为自由计数器的计数值，本例通过读取它的值实现延时。这是一个16位的寄存器，最大值为65535。while(TCNT!=0 x0000);while(TCNT=0 x0000);这两句的含义是：TCNT开始计数后值不为0，等待直到TCNT溢出返回0后，第一句继续，然后再等到到TCNT不为0，第二句继续。如果没有第二句，则有可能灯“隔一个亮一个”。例二：输入捕捉例二：输入捕捉n n利用输入捕捉0通道对外来的方波信号进行捕捉，采用中断的形式。中断发生后，读取捕捉后的计数值，并用LED灯指示中断成功。n n通道0设置为输入捕捉，采用双沿触发，IC0开中断，可以进入中断服务程序。方波信号由PORTA_BIT6产生，PORTA_BIT6和IOC0硬件连接。例二：输入捕捉例二：输入捕捉IC0的初始化：的初始化：void ic_init(void)TSCR1=0 x90;/主定时器使能 TSCR2=0 x07;/分频因子=128 ICSYS=0 x02;/IC缓冲使能 TIOS=0;/通道设置为输入捕获TCTL4=0 xff;/采用上升、下降沿触发 TIE=0 x00000001;/通道0开中断本例使用了例一未使用的过寄存器：ICSYS、TIOS、TCTL4和TIE。输入控制系统控制寄存器输入控制系统控制寄存器-ICSYSSHxy=0：正常操作。1=通道x在通道y上产生同样的动作。TFMOD=0：只要产生正确的输入捕获事件，TFLG1中的CxF位就置一。1=队列模式时才使用。PACMX=0：8位脉冲累加器溢出后自动回0。1=不自动回0，停留在0XFF。脉冲累加器对IC通道捕获的有效边沿数量进行计数。BUFEN=1：使用输入捕获缓冲区。0=不使用。LATQ=0：输入捕获队列模式使能。产生一次成功的输入捕获时，IC通道寄存器中保留的计数值会被送到保持器中，然后IC寄存器会接收新的计数值。1=锁存模式使能。IC/OC选择寄存器选择寄存器-TIOSTIOS=0：设置相应的通道为输入捕获。IOSx：1=通道x为输出比较；0=通道x为输入捕获。控制寄存器控制寄存器3/4TCTL3/4EDGnA/B：输入捕捉边沿控制。本例设置EDG0A=1，EDG0B=1。即IC0通道采用上升，下降沿都触发。n代表通道序号。定时器中断使能寄存器定时器中断使能寄存器-TIECxI：1=第x个通道中断允许；0=第x个通道中断禁止。本例设置C0I=1，把通道0的中断打开，这样能够使外部信号引发IC0中断，并进入相应的服务程序进行处理。例二：输入捕捉例二：输入捕捉初始化好后，需要在main函数中调用初始化函数ic_init()。以下是在main函数中，如何使用PORTA_BIT6来产生一个方波信号。DDRA=0 xff;/设置PORTA的方向寄存器，为输出PORTA=0 x00;/PORTA的输出初始化为低电平DDRB=0 xff;/PORTB设置为LED灯的控制信号PORTB=0 xff;/LED全灭for(;)for(i=0;i6000;i+)PORTA_BIT6=1;/循环中设置信号为高电平for(i=0;i6000;i+)PORTA_BIT6=0;/循环中设置信号为低电平，产生方波 例二：输入捕捉例二：输入捕捉方波信号已经成功得产生了，下面是中断服务程序：#pragma CODE_SEG NON_BANKEDvoid interrupt 8 ic0_int(void)TFLG1_C0F=1;/中断标志清除ic4=TC0;/通过读TC0寄存器来响应中断，ic4为用户设置的变量ic4=ic4-ic40;ic40=ic4;/得到脉冲宽度需要考虑溢出吗？PORTB=0 x55;/用LED灯来指示已经进入了中断/*以下放置其他代码*/例三：输出比较例三：输出比较这里讲一个输出比较例子，目的是通过OC0通道输出一个有一定宽度的脉冲。OC0的初始化：void oc_init()TSCR2=0 x07;/128分频，定时器溢出中断禁止TIOS=0 xff;/所有通道作为输出比较通道TIE =0 x00;/中断全部禁止TSCR1=0 x90;/主定时器使能TCTL2=0 xaa;/TC0低电平CFORC=0 xff;/强制输出比较例三：输出比较例三：输出比较void main(void)EnableInterrupts;oc_init();/初始化函数调用asm_main();TCTL2_OM0=1;TCTL2_OL0=1;/OC0高电平CFORC_FOC0=1;/OC0强制输出比较TC0=TCNT+40000;/设置脉冲宽度，在自由计数器TCNT的基础上加上脉冲宽度的计数值TCTL2_OM0=1;TCTL2_OL0=0;/OC0低电平for(;)/*其他代码*/强制输出比较寄存器强制输出比较寄存器-CFORCFOCxx通道强制输出比较在相应的寄存器位写入强制输出比较命令，会立即使相应的通道处于输出比较状态。定时器控制寄存器定时器控制寄存器1/2TCTL1/2OMn：输出模式 OLn：输出等级这8 对控制位是用来指定输出比较的输出动作的，当OMn 和OLn 二者任意一个为1 时，OCn 对应的端口会有相应的输出。如果需要用OMn 和OLn 来控制相应定时器端口的输出，则OC7M 中的对应位必须清零。5、同步外设接口、同步外设接口SPI模块模块n n串行通信的概念：n n所谓串行通信是指外设和计算机间使用一根数所谓串行通信是指外设和计算机间使用一根数据信号线一位一位地传输数据。据信号线一位一位地传输数据。n n串行通信的优点：n n通信线路少，在远距离通信时可以极大地降低通信线路少，在远距离通信时可以极大地降低成本，所以适合于远距离数据传送，也常用于成本，所以适合于远距离数据传送，也常用于速度要求不高的近距离数据传送。速度要求不高的近距离数据传送。5、同步外设接口、同步外设接口SPI模块模块n n常见串行通信：n n异步串行通信异步串行通信SCISCI（通用异步收发（通用异步收发UARTUART）n n同步串行外设接口同步串行外设接口SPISPIn nIICIIC（Inter-Integrated CircuitInter-Integrated Circuit）总线）总线n n控制局域网控制局域网CANCAN总线总线n nUSBUSBn nPS/2PS/2n nLINLIN（Local Interconnect NetworkLocal Interconnect Network）总线）总线同步和异步串行通信的区别同步和异步串行通信的区别同步串行通信-使用时钟信号（SPI）。以数据块（帧）为传输单位；双方使用同一时钟（主控方提供时钟，被控方接收时钟）；数据格式：每个数据块前加12个同步字符（同步头）进行帧同步，一般采用CRC循环冗余校验码；同步通信的数据传输效率和传输速率较高，但硬件电路比较复杂；异步串行通信-不使用时钟信号（SCI）。串行通信时的数据、控制和状态信息都使用同一根信号线传送；收发双方必须遵守共同的通信协议（通信规程）；串行异步通信以字符为单位进行传输。串行通信的串行通信的数据传输方式数据传输方式方式方式图示图示一句话总结一句话总结全双工全双工同时收发同时收发半双工半双工分时收发分时收发单工单工只发不收，只发不收，只收不发只收不发9S12系列单片机系列单片机SPI的定义的定义n nSPI（Serial Peripheral Interface，串行外设接口）是一种高速高效的同步串行接口技术，这种接口技术主要用于MCU 与外部的接口芯片交换数据，已逐渐成为一种工业接口标准。n nMC9S12DG128有两个SPI 接口，分别占用PP 口（0-3 位）和PM 口（2-5 位），引脚号分别为1-4和70-73。SPI引脚定义引脚定义n nSPI引脚：n nSCKSCK主机产生的同步时钟主机产生的同步时钟n nMOSIMOSI主机发送，从机接收主机发送，从机接收n nMISOMISO主机接收，从机发送主机接收，从机发送n nSSSS主从机选择主从机选择n n注意：n n注意，主从机选择信号是低电平有效。注意，主从机选择信号是低电平有效。1-1-主机，主机，0=0=从机。系统中只能有一个主机。从机。系统中只能有一个主机。n n主机的主机的MOSIMOSI、MISOMISO分别和从机的分别和从机的MOSIMOSI，MISOMISO连连接。接。SPI工作模式工作模式n n主机模式：n n主机产生时钟信号，用来同步主从双方的移位主机产生时钟信号，用来同步主从双方的移位寄存器。对主机来说，数据的收发是同步的，寄存器。对主机来说，数据的收发是同步的，数据流向有可能是一个方向。数据流向有可能是一个方向。n n从机模式：n n需要在时钟信号的作用下，需要在时钟信号的作用下，SSSS必须有效。必须有效。n n双工模式（三线同步传输）：n n无论是主机模式还是从机模式都只用一个引脚无论是主机模式还是从机模式都只用一个引脚传输数据。传输数据。SPI模块的寄存器模块的寄存器n nSPI控制寄存器一SPICR1n nSPI控制寄存器二SPICR2n nSPI状态寄存器SPISRn nSPI波特率寄存器SPIBRn nSPI数据寄存器SPIDRSPI控制寄存器一控制寄存器一SPIESPI中断使能位。1=中断允许，0=中断禁止。SPESPI系统使能位。1=使用SPI，0=不使用SPI。SPTIE发送中断使能。1=允许，0=禁止。MSTR主从模式选择位。1=主机，0=从机。CPOL时钟极性位。1=有效时钟为低，空闲为高，0=有效时钟为高，空闲为低。主从机必须匹配。SPI控制寄存器控制寄存器1SPICR1CPHASPI时钟相位控制。1=主机在SPSCK的第一个跳变开始驱动MOSI，从机应用它来启动数据发送。在连结几次SPI传送期间，从机的SS脚可保持为低电平；0=SS下跳用于启动从机数据发送，而第一个SPSCK跳变捕捉最高位。在一次SPI传送完毕，从机的SS脚必须返回高电平。SSOE从机选择输出使能。跟MODF配合使用。LSBFE最低位先发使能。1=先发最低位，0=先发最高位。SS非下降沿启动时钟信号启动SPI控制寄存器二控制寄存器二MODFEN模式错误使能位。主机模式MODFEN=0，则SS不作用于SPI。如8页表。从机模式下，无论MODFEN为何值，SS只作为输入。1-SS引脚使用，0-SS引脚不作用于SPI。BIDIROE-在双工模式下（SPC0=1）输出使能。1-输出缓冲使能，0-输出缓冲禁止。SPISWAI-SPI 在等待模式下停止位。1-等待模式停止，0-等待模式正常工作。SPC0-串行引脚控制位0。控制正常和双工模式。SPI 波特率寄存器波特率寄存器波特率-每秒钟数据传输的二进制位数bps。SPPR2-SPPR0-SPI 波特率预分频位SPR2-SPR0-SPI 波特率选择位组合使用SPI 状态寄存器状态寄存器SPISR寄存器指示SPI的状态，并且只读。SPIF-SPIF 中断标志。1-中断发生，有数据存储到SPI数据寄存器-SPIDR；0-传输未完成。注意对此位清零的方法：当SPIF=1时，首先读SPISR的值，然后访问数据寄存器SPIDR。SPTEF-SPI 发送空中断标志。1-SPI数据寄存器空（数据已发送）；0-SPI数据寄存器非空。注意对此位清零的方法：当SPTEF=1时，首先读SPISR的值，然后写数据寄存器SPIDR。MODF-模式错误标志。1-发生错误，0-无错误。当SPI 配置成主机模式并且模式错误检测使能（SPICR2 的MODFEN 位置位）时，如果SS 输入变低，该位置位。注意对此位清零的方法：当MODF=1时，首先读SPISR的值，然后写SPI控制寄存器1。SPI 数据寄存器数据寄存器SPI 数据寄存器是SPI 数据的输入和输出寄存器。写该寄存器会允许一个字节进入队列并发送。如果SPI 被配置成主机，当前面的数据发送完成，排在队列的数据会立即被发送。SPISR 寄存器中的发送空标志SPTEF 表明SPI 数据寄存器准备接收新的数据。当SPIF=1 时SPIDR 中接收的数据是有效的，这时才可以读到有效数据。注意，SPIEF=0时表示当前数据并未发送完成，不可写SPIDR寄存器，当SPIEF=1时，才可以写SPIDR寄存器以发送新数据。SPI综合举例综合举例单片机MC9S12DG128 的SPI1 接口和74HC164 连接，74HC164 是串入并出的8 位移位寄存器，用其来扩展并行输出口，74HC164 的输出作为数码管显示电路的段码，采用动态扫描显示。PT5 做74HC164 的片选信号。微控制器工作于主模式，向SPIDR 写入数据启动SPI 发送模块后，MCU 发送的数据进入74HC164 的移位寄存器中。请见请见exp17。SPI1的的MOSI，时，时钟，片选，钟，片选，接到接到74HC16474HC164，串，串入并出。入并出。74HC244八八同相三态线驱同相三态线驱动器动器接接8段段LED的的驱动电路，驱动电路，低电平使某低电平使某段发光。段发光。SCI（串行通信接口）总线接口（串行通信接口）总线接口MC9S12DG128单片机有两个SCI 模块。SCI 模块仅仅复用了PS 口的4 个I/O 引脚（0-3 位）作为RXD0、TXD0、RXD1、TXD1。当SCI 接收器/发送器被允许时，SCI 将控制TxD 和RxD 进入相应的操作，否则它们只能用作普通的I/O 口。注意SCI是异步异步串行通信口。SCI的发送器与接收器都是双缓冲的。各自有工作使能和中断控制。可工作于全双工模式。SCI的主要特性：1、异步 2、全双工3、不归零格式（NRZ）4、13个波特率控制位，选择更广5、收、发双缓冲 6、具有8个中断标志位的中断驱动操作SCI的其他特性可以在寄存器的讲解时体会。SCI的寄存器的寄存器波特率寄存器波特率寄存器SCIBDH和和SCIBDL波特率计算公式：BR=两寄存器组合值，1-8191注意此寄存器的赋值方法：如果只对SCIBDH赋值是无效的，必须先对SCIBDH赋值，再对SCIBDL赋值才可以产生有效的BR。如果不使用SCIBDH，则可以直接给SCIBDL赋值，因为SCIBDH复位后默认为0，相当于赋0值。下面举个设置波特率为9600的例子。波特率寄存器波特率寄存器SCIBDH和和SCIBDL设置波特率实质上是计算公式中BR的值，再把BR的值赋给波特率寄存器。BR的值计算是有技巧的，可以用一个公式完成。BR值=(PLL频率/2)/目标波特率 /16)注意