第一讲数字集成电路质量评价课件

TJIC数字集成电路数字集成电路天津大学电子科学与技术系天津大学电子科学与技术系史再峰史再峰1TJU.ASICCenter-ArnoldShi选用教材选用教材v电子工业出版社,Jan M.Rabey等，周润德翻译ISBN 7-121-00383-X/TN.030 TN431.2定价68.00，蔚蓝49.00定价58.00，亚马逊46.402TJU.ASICCenter-ArnoldShi参考资料参考资料vNeil H.E.Weste&Kamram.Eshraghian:第二版Principles of CMOS VLSI Design，Addison Wesley.Second Edition.vJan M.Rabey著，PRENTICE HALL 清华大学出版社影印版vREUSE METHODOLOGY MANUAL FOR SYSTEM-ON-A-CHIP DESIGNS（THIRD EDITION）Michael Keating，Pierre Bricaud，Synopsys,Inc.3TJU.ASICCenter-ArnoldShi课程介绍课程介绍v联系方式:v课程讨论区: 超大规模集成电路设计v不选课者不得参加听课和考试！v国外大学该课程名称：CSE4774TJU.ASICCenter-ArnoldShi课程目标课程目标v了解数字集成电路设计的一般方法和流程v掌握传输线理论和建模分析的方法v学会设计基本的CMOS组合逻辑和时序逻辑电路，并进行仿真（Simulation)，学会使用设计和仿真用的EDA工具v掌握数字系统的时序分类和同步异步设计v掌握简单运算功能模块的设计v培养学习数字集成电路设计相关知识的兴趣v承担起中华民族伟大复兴的神圣使命，为大力发展中国集成电路产业贡献力量。5TJU.ASICCenter-ArnoldShi课程安排课程安排v集成电路质量评价v导线vCMOS反相器vCMOS组合逻辑电路v时序逻辑电路v数字电路的时序问题v运算功能模块的设计6TJU.ASICCenter-ArnoldShi学习方式学习方式v课堂讲授,认真听讲v课后自学,完成作业v课件原则上不散发，不对外拷贝 遵德性而道问学 致广大而尽精微 极高明而道中庸7TJU.ASICCenter-ArnoldShi大规模集成电路的设计流程大规模集成电路的设计流程(1)(1)8TJU.ASICCenter-ArnoldShi大规模集成电路的设计流程大规模集成电路的设计流程(2)(2)9TJU.ASICCenter-ArnoldShi数字电路设计的抽象模型数字电路设计的抽象模型系统级系统级SYSTEM门级门级GATEVoutVin电路级电路级CIRCUITVoutVin模块级模块级MODULE+器件级器件级DEVICEn+SDn+G10TJU.ASICCenter-ArnoldShi11TJU.ASICCenter-ArnoldShiTJIC第一章第一章第一章第一章 集成电路分类集成电路分类集成电路分类集成电路分类 与数字设计的质量评价与数字设计的质量评价与数字设计的质量评价与数字设计的质量评价12TJU.ASICCenter-ArnoldShi集成电路的分类集成电路的分类集成电路有如下几种分类方法：按功能分类：u数字集成电路u模拟集成电路u数、模混合集成电路按结构形式和材料分类：u半导体集成电路u膜集成电路（二次集成，分为薄膜和厚膜两类）按有源器件及工艺类型分类u双极集成电路（TTL,ECLTTL,ECL,模拟ICIC）uMOSMOS集成电路（NMOS,PMOS,CMOSNMOS,PMOS,CMOS）uBiMOSBiMOS集成电路双极与MOSMOS混合集成电路13TJU.ASICCenter-ArnoldShi集成电路的电路规模集成电路的电路规模v按集成电路的电路规模分类小规模集成电路(SSI)：电路等效门：1050中规模集成电路(MSI)：电路等效门：501K大规模集成电路(LSI)：电路等效门：1K10K超大规模集成电路(VLSI)：电路等效门：10K1000K甚大规模集成电路(ULSI)：电路等效门：1000K1000M吉（极）大规模集成电路（吉（极）大规模集成电路（GLSI）电路等效门：）电路等效门：1GT大规模集成电路（大规模集成电路（TLSI）：电路等校门：）：电路等校门：1000G继续呢？继续呢？14TJU.ASICCenter-ArnoldShi集成电路的分类集成电路的分类v按生产目的分类通用集成电路（如CPUCPU、存储器等）专用集成电路（ASICASIC）v按实现方法分类全定制集成电路半定制集成电路可编程逻辑器件15TJU.ASICCenter-ArnoldShi全定制集成电路全定制集成电路v（Full-Custom Design ApproachFull-Custom Design Approach）即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为1313层掩膜版图）。v优点：所设计电路的集成度最高产品批量生产时单片ICIC价格最低可以用于模拟集成电路的设计与生产v缺点：设计复杂度高/设计周期长NRENRE费用高（Non-Recurring Engineering）v应用范围集成度极高且具有规则结构的ICIC（如各种类型的存储器芯片）对性能价格比要求高且产量大的芯片（如CPUCPU、通信ICIC等）模拟IC/IC/数模混合ICIC16TJU.ASICCenter-ArnoldShi半定制集成电路半定制集成电路v半定制集成电路（Semi-Custom Design Approach）即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据采用不同的半成品类型，半定制集成电路包括门阵列、门海和标准单元等。1门阵列（GA：GateArray）2门海（Sea-of-Gate）3标准单元（Standard-Cells）17TJU.ASICCenter-ArnoldShi门阵列（门阵列（GAGA：Gate ArrayGate Array）v门阵列（GA：Gate Array）有通道门阵列Channeled gate array）：就是将预先制造完毕的逻辑门以一定阵列的形式排列在一起，阵列间有规则布线通道，用以完成门与门之间的连接。v未进行连线的半成品硅圆片称为“母片”。18TJU.ASICCenter-ArnoldShi半定制集成电路的半定制集成电路的“母片母片”19TJU.ASICCenter-ArnoldShi门海（SOG：Sea-of-Gate）v门海（SOG：Sea-of-Gate）无通道门阵列（Channellessgate array）：也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提高电路性能供更大规模的集成度。v门阵列生产步骤：v（1 1）母片制造v（2 2）用户连接和金属布线层制造20TJU.ASICCenter-ArnoldShi无布线通道的门海 (SOG)21TJU.ASICCenter-ArnoldShi半定制集成电路半定制集成电路v标准单元（Standard-Cells）：是指将电路设计中可能经常遇到的基本逻辑单元的版图按照最佳设计原则，遵照一定外形尺寸要求，设计好并存入单元库中，需要时调用、拼接、布线。各基本单元的版图设计遵循“等高不等宽”的原则。目前标准单元的单元集成度已经达到VLSI的规模，用这些单元作为“积木块”，根据接口定义可以“搭建”成所需的功能复杂的电路22TJU.ASICCenter-ArnoldShi可编程逻辑器件可编程逻辑器件v可编程逻辑器件这种器件实际上也是没有经过布线的门阵列电路，其完成的逻辑功能可以由用户通过对其可编程的逻辑结构单元（CLBCLB）进行编程来实现。v可编程逻辑器件主要有PALPAL、CPLDCPLD、FPGAFPGA等几种类型，在集成度相等的情况下，其价格昂贵，只适用于产品试制阶段或小批量专用产品。23TJU.ASICCenter-ArnoldShi设计复杂度及费用比较设计复杂度及费用比较v几种集成电路类型设计复杂度及费用比较Full Custom Standard Cell Gate Array Programmable Logic Device24TJU.ASICCenter-ArnoldShi不同产量时成本与设计方法的关系25TJU.ASICCenter-ArnoldShi专用集成电路（专用集成电路（ASIC）的设计要求）的设计要求对ASICASIC的主要设计要求为：v 设计周期短（Time-to-MarketTime-to-Market）v 设计正确率高（One-Time-SuccessOne-Time-Success）v 速度快v 低功耗、低电压v 可测性好，成品率高v 硅片面积小、特征尺寸小，价格低26TJU.ASICCenter-ArnoldShiSoCSoC片上系统片上系统vSystem-on-a-Chip，系统级芯片 出现在20世纪90年代末，采用电子设计自动化（EDA）技术进行芯片设计，将完整计算机所有不同的功能块一次直接集成于一颗芯片上。v公认的SOC特点：由可设计重用的IPIP核组成IPIP核应采用深亚微米以上工艺技术有多个MPUMPU、DSPDSP、MCUMCU或其复合的IPIP核及存储模块27TJU.ASICCenter-ArnoldShiSoC SoC 的结构的结构28TJU.ASICCenter-ArnoldShi典型的多媒体处理典型的多媒体处理SoCSoC29TJU.ASICCenter-ArnoldShiVLSI设计业面临的关键问题v设计方法学的研究：理论和设计流程。vIPIP核的复用。v功耗、噪声和电迁移的分析工具。v针对大规模芯片的阻、容、感提取工具。v复杂芯片的验证与测试。v良率。30TJU.ASICCenter-ArnoldShi数字设计的质量评价数字设计的质量评价集成电路的成本集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗431TJU.ASICCenter-ArnoldShi晶圆（晶圆（Silicon Wafer Silicon Wafer）Single dieWafer32TJU.ASICCenter-ArnoldShi 一个集成电路常称为一个集成电路常称为DieDie33TJU.ASICCenter-ArnoldShi34TJU.ASICCenter-ArnoldShi芯片成品率芯片成品率v 取决于制造工艺的复杂性的参数，大约为3v单位面积缺陷率典型为0.51 个/平方厘米v芯片成本与芯片面积的四次方成正比35TJU.ASICCenter-ArnoldShi集成电路的成本集成电路的成本v固定成本：设计等v可变成本：部件、封装、测试等36TJU.ASICCenter-ArnoldShi数字设计的质量评价数字设计的质量评价集成电路的成本1功能性和稳定性功能性和稳定性2性能（performance）3功耗和能耗437TJU.ASICCenter-ArnoldShi功能性和稳定性功能性和稳定性功能性功能性稳定性稳定性电压传输特性噪声容限再生性方向性扇入和扇出理想的数字门抗噪声能力38TJU.ASICCenter-ArnoldShi电压传输特性电压传输特性V(x)V(y)fV(y)V(x)q表示了输出电压与输入电压的关系VOH=f(VIL)VILVIHV(y)=V(x)开关阈值电压VMVOL=f(VIH)39TJU.ASICCenter-ArnoldShi逻辑电平映射到电压范围逻辑电平映射到电压范围V(x)V(y)斜率=-1斜率=-1VOHVOLVILVIH1100不确定区不确定区VOHVOLVILVIHq可接受的高电平和低电平区域分别由VIH和VIL电平来界定，代表了VTC曲线上增益为-1的点40TJU.ASICCenter-ArnoldShi电容耦合举例电容耦合举例Crosstalk vs.Technology0.16mCMOS0.12mCMOS0.35mCMOS0.25mCMOSPulsedSignal黑线quiet红线pulsedGlitchesstrengthvstechnology41TJU.ASICCenter-ArnoldShi噪声容限噪声容限不确定区不确定区10VOHVILVOLVIHNMHNMLNMH=VOH-VIHNML=VIL-VOLq噪声容限越大越好，但仍不够GndVDDVDDGndq为了使电路稳定性强，应该使“0”1”的区间尽可能大q低电平噪声容限NMLq高电平噪声容限NMH42TJU.ASICCenter-ArnoldShi再生性再生性v0v1v2v3v4v5v6v0v2v1q再生性保证一个受干扰的信号通过若干个逻辑级后逐渐收敛回到某个额定电平-11350246810t(nsec)V(volts)43TJU.ASICCenter-ArnoldShi具有再生性的条件具有再生性的条件v1=f(v0)v1=finv(v2)v0v1v2v3v4v5v6v0v1v2v3f(v)finv(v)具有再生性v0v1v2v3f(v)finv(v)不具有再生性q要具有再生性,VTC应当具有一个增益绝对值大于1的过渡区。q该过渡区以两个增益小于1的有效区域为边界。44TJU.ASICCenter-ArnoldShiDirectivity(Directivity(方向性方向性)v门的方向性要求是单向的:changes in an output level should not appear at any unchanging input of the same circuitIn real circuits full directivity is an illusion(e.g.,due to capacitive coupling between inputs and outputs)v例如:output impedance of the driver and input impedance of the receiverideally,the output impedance of the driver should be zeroinput impedance of the receiver should be infinity45TJU.ASICCenter-ArnoldShi扇入和扇出扇入和扇出v扇出表示连接到驱动门输出端的负载的门的数目Nv扇入定义为门的输入端的数目MNM46TJU.ASICCenter-ArnoldShi理想的数字门理想的数字门v对于一个理想的数字门在过渡区有无限大的增益门的阈值位于逻辑摆幅的中点高/低电平噪声容限都等于摆幅的一半输入阻抗为无穷大,输出阻抗为0g=-VoutVinRi=Ro=0Fanout=NMH=NML=VDD/247TJU.ASICCenter-ArnoldShi数字设计的质量评价数字设计的质量评价集成电路的成本1功能性和稳定性2性能（性能（performance）3功耗和能耗448TJU.ASICCenter-ArnoldShi传播延时定义了对输入端信号的响应快慢传播延时定义了对输入端信号的响应快慢tVoutVin输入波形输出波形tp=(tpHL+tpLH)/2传播延时t50%tpHL50%tpLHtf90%10%tr信号斜率VinVout49TJU.ASICCenter-ArnoldShi传播延时建模分析传播延时建模分析v用一阶RC网络分析RCvinvoutvout(t)=(1 et/)Vwhere =RC到达50%的点的时间t=ln(2)=0.69到达90%的点的时间t=ln(9)=2.250TJU.ASICCenter-ArnoldShi数字设计的质量评价数字设计的质量评价集成电路的成本1功能性和稳定性2性能（performance）3功耗和能耗功耗和能耗451TJU.ASICCenter-ArnoldShi功耗和能耗功耗和能耗v功耗意味着电路的每一次运算消耗多少能量及电路耗散多少热量峰值功耗Ppeak=Vddipeak平均功耗p(t)=v(t)i(t)=Vddi(t)Pavg=1/Tp(t)dt=Vdd/Tidd(t)dtv功耗分为静态部分和动态部分两类E(joules)=CLVdd2P01+tscVddIpeakP01+VddIleakageP(watts)=CLVdd2f01+tscVddIpeakf01+VddIleakagef01=P01*fclock52TJU.ASICCenter-ArnoldShi业界消息：英特尔研制出业界消息：英特尔研制出2222纳米微处理纳米微处理器制造工艺器制造工艺v2009.9.23日消息，英特尔美国信息技术峰会(IDF)于今日在美国举行，该公司总裁欧德宁在峰会上展示了世界上第一款基于22纳米制造工艺可工作芯片的硅晶圆。据介绍，22纳米的工艺将出现在未来英特尔的处理器中。v欧德宁展示的22纳米晶圆由多个芯片构成，每个芯片都包含364兆位的SRAM存储器，在指甲盖大的面积上集成了29亿个晶体管。v 英特尔预计今年年底会推出32纳米制程的westmere处理器产品线，明年晚些时候推进的新架构sandy bridge也采用32纳米技术；v预计2011年开始启用22纳米技术，到2012年开始启用第二代22纳米技术，并有望出产第一代的原生八核心处理器。53TJU.ASICCenter-ArnoldShiMooreMoore定律定律54TJU.ASICCenter-ArnoldShi采用IBM的新技术 2011年可启用22纳米技术据有关消息报道，IBM公司正式宣布到2011年可正式启用22纳米制程技术，当前所采用的45纳米蚀刻印刷技术将无法兼容最新的芯片制造技术规格，主要是当前技术无法适用于22纳米级别的小尺寸芯片切割，而IBM的技术则能够在光学控制方面借复杂算法达成足够的精确度。IBM的新技术叫做computATIon scaling（CS），能够在22纳米以及更高精度级别实现芯片产品的复杂化生产，同时还包括更高性能和更低能耗表现。新技术可以用在处理器，内存，DSP，以及电子晶圆的任意领域。55TJU.ASICCenter-ArnoldShiIntel Intel 工艺技术路线工艺技术路线56TJU.ASICCenter-ArnoldShi法定计量单位法定计量单位v拍大规模集成电路 10E15v艾大规模集成电路 10E18v泽大规模 10E21v尧大规模 10E24v十、百、千、兆、吉、太、拍、艾、泽、尧。千以前是十进位，千以后是千进位。v分、厘、毫、微、纳、皮、飞、阿、仄、夭。按法定计量单位规定词头不得单用 57TJU.ASICCenter-ArnoldShi用于构成十进倍数和分数单位的词头用于构成十进倍数和分数单位的词头 所表示的因数词头名称词头符号的次方艾（可萨）E的次方拍（它）P的次方太（拉）T的次方吉（咖）G的次方兆M的次方千k的次方百h的次方十da的次方分d的次方厘c的次方毫m的次方微u的次方纳（诺）n的次方皮（可）p的次方飞（母托）f的次方阿（托）a58TJU.ASICCenter-ArnoldShiv消除隐患，确保安全，保障稳定，促进发展。7月-247月-24Saturday,July 13,2024v人民消防人民办，办好消防为人民。05:22:0405:22:0405:227/13/2024 5:22:04 AMv做好安全工作，树立企业形象。7月-2405:22:0405:22Jul-2413-Jul-24v绊人的桩不在高，违章的事不在小。05:22:0405:22:0405:22Saturday,July 13,2024v人人保安全，家家笑开颜。7月-247月-2405:22:0405:22:04July 13,2024v每项振作求质量，产品质量有保障。2024年7月13日5:22 上午7月-247月-24v人人有专职，工人有程序，检查有标准，做好留证据。13 七月 20245:22:04 上午05:22:047月-24v由前至后一条拉，从上到下一条心。七月 245:22 上午7月-2405:22July 13,2024v创名牌、夺优质，全厂员工齐努力。2024/7/13 5:22:0405:22:0413 July 2024v质量放松,劳而无功.安全发展，国泰民安。5:22:04 上午5:22 上午05:22:047月-24v读安全书，做安全人。体系有效运行，销售蒸蒸日上。7月-247月-2405:2205:22:0405:22:04Jul-24v同心协力，提高品质。2024/7/13 5:22:04Saturday,July 13,2024v质量是制造出来的，而不是检验出来的。7月-242024/7/13 5:22:047月-24谢谢大家！谢谢大家！