电工技术电子技术-清华-32时序逻辑电路教学课件

电工技术电子技术电工技术电子技术-清华清华-32时序逻辑电时序逻辑电路路1、合法而稳定的权力在使用得当时很少遇到抵抗。塞约翰逊2、权力会使人渐渐失去温厚善良的美德。伯克3、最大限度地行使权力总是令人反感；权力不易确定之处始终存在着危险。塞约翰逊4、权力会奴化一切。塔西佗5、虽然权力是一头固执的熊，可是金子可以拉着它的鼻子走。莎士比&RDSDQQR-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定 指指R、S从从01或或10变成变成11时时,输出端状态不变输出端状态不变1111007/9/2024电工技术&RDSDQQR-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定 指指RD、SD同时从同时从00变成变成11时时,输出端状态不定输出端状态不定0011117/9/2024电工技术R-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持原状保持原状 0 0 不确定不确定 指指RD、SD同时从同时从00变变成成11时时,输出端状态不定输出端状态不定&RDSDQQ00111111&RDSDQQ001111110000即即Q、Q也可能是也可能是01,也可能是也可能是10设计电路时此种情况设计电路时此种情况应避免应避免7/9/2024电工技术R-S 触发器特点触发器特点:(1)具有两个稳态具有两个稳态(Q=0,Q=1或或Q=1,Q=0),称为称为 双稳态触发器双稳态触发器.(2)可触发使之翻转可触发使之翻转(使使RD、SD之一为之一为0时可翻转时可翻转).(3)具有记忆功能具有记忆功能(RD、SD都为都为1时，保持原来状态时，保持原来状态).7/9/2024电工技术R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K7/9/2024电工技术R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K7/9/2024电工技术R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲7/9/2024电工技术2.2.时钟控制电平触发的时钟控制电平触发的R-SR-S触发器触发器触发器功能表触发器功能表&RDSDQQ&RSCPCP:时钟脉冲时钟脉冲(Clock Pulse)R、S控制端控制端CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持7/9/2024电工技术时钟控制时钟控制电平触发电平触发的的R-SR-S触发器触发器(续续)时钟控制时钟控制 只只有有CP=1时时,输出输出端状态才能改端状态才能改变变电平触发电平触发 在在CP=1时时,控制端控制端R、S的电的电平平(1或或0)发生变化时发生变化时,输出端状态才改变输出端状态才改变CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持用途用途:D触发器和触发器和J-K触发器的内部电路触发器的内部电路7/9/2024电工技术14.1.2 D触发器触发器1.时钟控制电平触发的时钟控制电平触发的D触发器触发器CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持1D&RDSDQQ&RSCP其他两种情况不会出现其他两种情况不会出现7/9/2024电工技术 时钟控制电平触发的时钟控制电平触发的D触发器触发器 功能表功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1时时,Q n+1=DCP=0时时,保持原状保持原状1DCP&RDSDQQ&D D触发器具有触发器具有数据记忆功能数据记忆功能7/9/2024电工技术 时钟控制电平触发的时钟控制电平触发的D触发器触发器1DCP&RDSDQQ&RDSD符号符号RDSDDCPQQ7/9/2024电工技术2.维持阻塞型维持阻塞型D触发器触发器&RDSDQQ&DCP符号符号RDSDDCPQQ7/9/2024电工技术维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能符号符号RD 直接清直接清0端端(复位端复位端)R=0,S=1时时,Q=0SD 直接置直接置1端端(置位端置位端)R=1,S=0时时,Q=1 小圈小圈 表示低电平有效表示低电平有效D数据数据输入端输入端CP时钟时钟脉冲脉冲Q、Q 输出端，输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端,即即Q总是与总是与Q相反相反RDSDDCPQQ7/9/2024电工技术维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能(续续)功能表功能表CP Q n+1 D触发方式触发方式:边沿触发边沿触发 (时钟上升沿触发时钟上升沿触发)功能表说明：功能表说明：在在CP上升沿时，上升沿时，Q等于等于D；在在CP高电平、低电平和下降沿高电平、低电平和下降沿时，时，Q保持不变保持不变RDSDDCPQQ7/9/2024电工技术时钟下降沿触发的时钟下降沿触发的维持阻塞型维持阻塞型D触发器触发器RDSDDCPQQ功能表功能表CP Q n+1 D功能表说明：功能表说明：在在CP下降沿时，下降沿时，Q等于等于D；在在CP高电平、低电平和上升沿高电平、低电平和上升沿时，时，Q保持不变保持不变7/9/2024电工技术3.集成集成D触发器介绍触发器介绍(1)集成双集成双D触发器触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地地)7/9/2024电工技术D触发器应用举例触发器应用举例:用用D触发器触发器 将一个时钟进行将一个时钟进行2分频分频.DCPQQCPCPQQ01RD、SD不用时不用时,甩空甩空或通过或通过4.7k 的电的电阻吊高电平阻吊高电平频率频率FQ=FCP/2D触发器功能触发器功能CP 时，时，Q=D7/9/2024电工技术用用2个个2分频器级联组成一个分频器级联组成一个4分频器分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/47/9/2024电工技术(2)集成集成4D触发器触发器74LS175特点特点:一个集成电路中有一个集成电路中有4个个D触发器触发器,时钟时钟CP公共公共,清清0端端RD公共公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND7/9/2024电工技术集成集成4D触发器触发器74LS175的应用举例的应用举例抢答电路抢答电路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR500 4+5V111&1+5V4.7k 风鸣器风鸣器CP1kHz主持人清主持人清0甲甲乙丙丁74LS175参赛人参赛人抢答按键抢答按键17/9/2024电工技术(3)集成集成8D触发器触发器内部有内部有8个个D触发器触发器 Q输出输出 R公共公共 CP公共公共QDRQDR内部有内部有8个个D触发器触发器CP1D8DRDGNDVcc 1Q2D3D 4D 5D6D7D2Q 3Q 4Q 5Q6Q7Q8Q7/9/2024电工技术课堂练习课堂练习题目题目:时钟时钟CP及输入信号及输入信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态初始状态=0.DQDCPQ1Q2DQDCP7/9/2024电工技术DQDCPQ1课堂练习课堂练习(续续)CPDQ17/9/2024电工技术课堂练习课堂练习(续续)Q2DQDCPCPDQ17/9/2024电工技术14.2寄存器寄存器14.2.1 数码寄存器数码寄存器(并行寄存器并行寄存器)DCP一个一个D触发器触发器组成组成1位的数位的数码寄存器码寄存器CP上升沿上升沿,Q=DCP高电平、低电平、高电平、低电平、下降沿，下降沿，Q不变不变由由D触发器组成，用于存放数码触发器组成，用于存放数码RDSDDCPQQ7/9/2024电工技术由由4D集成电路集成电路74LS175组成组成4位二进制数寄存器位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高电平吊高电平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（电源（电源CP 1D2D3D4D1Q2Q3Q4Q4D锁存器锁存器数码寄存器数码寄存器(续续)4位二进制数位二进制数7/9/2024电工技术数码寄存器数码寄存器(续续)由由8D集成电路集成电路74LS273组成组成8位二进制数寄存器位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q8Q8D锁存器锁存器Q4Q5Q6Q7D4D5D6D7 CP8位二进制数位二进制数D7D07/9/2024电工技术数码寄存器用于计算机数码寄存器用于计算机 并行输入并行输入/输出接口输出接口外部设备外部设备(打印机打印机)8D锁存器锁存器1D8D1Q8QCPD7D0计算机计算机CPU控制信号控制信号计算机计算机CPU数据总线数据总线输出接口输出接口计算机总线画法计算机总线画法:一条粗线代表一条粗线代表8条线条线7/9/2024电工技术14.2.2 串行移位寄存器串行移位寄存器1.用用D触发器组成的移位寄存器触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行串行输入输入7/9/2024电工技术13.6 寄存器寄存器13.6.2 串行移位寄存器串行移位寄存器1.用用D触发器组成的移位寄存器触发器组成的移位寄存器经经4个个CP脉冲脉冲,Di 出现在出现在Q4上上Q1 Q2 Q3 Q4CP Di Di Di DiCP Di Di Di 0CP Di Di 0 0CP Di 0 0 0C 0 0 0 0由由D触发器组成的触发器组成的串行移位寄存器串行移位寄存器功能表功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行串行输入输入7/9/2024电工技术循环移位寄存器循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经经4个个CP脉冲脉冲循环一周循环一周CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 07/9/2024电工技术既具有串行输入又具有并行输入的移位寄存器既具有串行输入又具有并行输入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行输串行输入数据入数据Di清清0脉冲脉冲&D1D2D3D4L并行输并行输入脉冲入脉冲并行输入数据并行输入数据00001 0 1 0011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不变不变R=1S=1Q4不变不变17/9/2024电工技术14.2.3 集成电路双向移位寄存器集成电路双向移位寄存器(74LS194)并行输入数据并行输入数据右移串入右移串入数据数据控制端控制端输出输出清清0端端时钟时钟左移串入左移串入数据数据Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS1947/9/2024电工技术Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194双向移位寄存器双向移位寄存器74LS194的功能的功能CR CP MB MA Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持保持 1 0 1 DSR 右移一位右移一位 1 1 0 左移一位左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行输入并行输入)7/9/2024电工技术用双向移位寄存器用双向移位寄存器74LS194组成组成节日彩灯节日彩灯控制电路控制电路Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制右移控制Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V1CP1秒秒Q=0时时LED亮亮清清0按键按键1k 二极管二极管发光发光LED7/9/2024电工技术&RDSDQQ本课小结本课小结1.触发器类型触发器类型(1)基本基本R-S触发器触发器(2)时钟控制电平触发时钟控制电平触发R-S触发器触发器&RDSDQQ&RSCP7/9/2024电工技术(3)CP电平触发电平触发D触发器触发器(4)CP上升沿触发上升沿触发维持维持 阻塞型阻塞型 D触发器触发器触发器类型触发器类型(续续)RDSDDCPQQRDSDDCPQQ7/9/2024电工技术2.重点掌握的内容重点掌握的内容(1)基本的基本的R-S触发器电路图及真值表触发器电路图及真值表(2)维维阻型阻型D触发器符号触发器符号,外部功能外部功能(3)会分析用会分析用D触发器构成的移位寄存触发器构成的移位寄存 器的输出端的变化状态器的输出端的变化状态7/9/2024电工技术21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。培根22、业精于勤，荒于嬉；行成于思，毁于随。韩愈23、一切节省，归根到底都归结为时间的节省。马克思24、意志命运往往背道而驰，决心到最后会全部推倒。莎士比亚25、学习是劳动，是充满思想的劳动。乌申斯基供娄浪颓蓝辣袄驹靴锯澜互慌仲写绎衰斡染圾明将呆则孰盆瘸砒腥悉漠堑脊髓灰质炎(讲课2019)脊髓灰质炎(讲课2019)