资源描述
主要要求：主要要求：理解译码的概念。理解译码的概念。掌握二进制译码器掌握二进制译码器CT74LS138的逻辑功能的逻辑功能和使用方法。和使用方法。理解其他常用译码器的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌掌握握用用二二进进制制译译码码器器实实现现组组合合逻逻辑辑电电路路的的方法。方法。3.2.2译码器译码器 1主要要求：理解译码的概念。掌握二进制译码器CT74LS在在数数字字系系统统中中，需需要要把把二二进进制制代代码码或或二二十十进进制制代代码码（BCD码码）翻翻译译成成十十进进制制数数字字或或字字符符（以以表表示示它它的的原原意意）并并直直接接显显示示出出来来，或或者者翻翻译译成成控控制制信信号号去去执执行行操操作作等等等等，这这种种翻翻译译过过程程称称为为译译码码。译译码码是是编编码码的的反反过过程程。实现译码的电路称为实现译码的电路称为译码器译码器。译码器译码器 二进制译码器二进制译码器 二二-十进制译码器十进制译码器 数码显示译码器数码显示译码器 二进制二进制代代码码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 当译码器在规定的二进制序列中选择出希望的输出当译码器在规定的二进制序列中选择出希望的输出时，称为时，称为“译中译中”（或（或“选中选中”）。根据需要输出信号）。根据需要输出信号可以是脉冲，也可以是电位。可以是脉冲，也可以是电位。唯一地址译码器唯一地址译码器 逻辑功能：逻辑功能：将输入的每个代码分别译成高电平（或低电平）。2在数字系统中，需要把二进制代码或二十进制代完完全全译译码码器器n 个个输输入入端端具具有有2n个个不不同同组组合合状状态态，输出端输出端m=2n。不不完完全全译译码码器器n 个个输输入入端端具具有有2n个个不不同同组组合合状状态态，输出端输出端m 2n。A0R0A1R1译译 码码 器器An-1Rm-1对对于于输输入入的的某某一一组组代代码码，若若只只有有相相应应的的一一条条输输出出线线为为高高电电平平，其其余余的的输输出出线线皆皆为为低低电电平平，称称为为输输出出“1”电电平平有有效效，或或称称译译中中输输出出为为“1”。也也有有的的译译码码器器设设计计成成只只有有相相应应的的一一条条输输出出线线为为低低电电平平，其其余余的的输输出出线线为为高高电平，称电平，称译中输出为译中输出为“0”。3完全译码器n个输入端具有2n个不同组合状态，1二进制译码器二进制译码器1）真值表真值表3）逻辑图逻辑图S端为控制端（片选端、使能端）端为控制端（片选端、使能端）当当S S=0时，译码器工作；时，译码器工作；当当S S=1时，译码器禁止，时，译码器禁止，所有的输出端均为所有的输出端均为0。1、2位二进制译码器位二进制译码器2）输出表达式输出表达式输入输入输输出出A1A0Y3Y2Y1Y010001101000101000010100041二进制译码器1）真值表3）逻辑图S端为控制端（4）逻辑符号(2线4线译码器)输出输出0有效的有效的2线线4线译码器可用与非门构成，线译码器可用与非门构成，输出输出1有效有效5）常用集成）常用集成2线线4线译码器线译码器74LS139：双双2线线4线译码器线译码器输出0有效Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S154）逻辑符号(2线4线译码器)输出0有效的2线4线译码器中规模集成中规模集成74LS139译码器译码器在一个封装内包含两个独立的在一个封装内包含两个独立的2线线4线线译码器。译码器。该该译译码码器器用用与与非非门门组组成成，因因此此译译中中输输出出为为“0”电电平平有有效效。电电路路的的输输入入端端增增加加两两个个反反相相器器，用用来来起起缓缓冲冲作作用用，以以减减轻轻输输入入信信号号的的负负载载（只只驱驱动动一一个个门门）。该该译译码码器具有器具有“使能使能”端端S。S6中规模集成74LS139译码器在一个封装内包含两个独立74LS139的功能表（真值表）：的功能表（真值表）：因因与与非非门门输输出出为为“0”电电平平时时，功功耗耗较较大大。而而采采用用译译中中输输出出为为“0”电电平平时时，其其余余三三个个门门的的输输出出端端就就为为“1”电电平平，可可以以降降低低整整个个电电路路的的功功耗耗，所所以以译译码码器的输出常采用器的输出常采用反码输出反码输出。即。即译中输出为译中输出为“0”。当当S0时，译码器时，译码器正常译码正常译码；当当S1时时，输输出出全全为为“1”，译译码码器器处处于于禁禁止止状状态态，不能工作。不能工作。输输入入输输出出SA1A0Y0Y1Y2Y31 11110000111001101101011010111110774LS139的功能表（真值表）：因（2）3线线8线译码器线译码器74LS138（完全译码器）（完全译码器）译译码码输输入入信信号号由由A0A2端端经经三三组组反反相相器器组组成成的的缓缓冲冲门门后后，成成为为三三组组互互补补信信号号，分分别别控控制制输输出出级级的的8个个“与与非非”门门，无无论论A0A2是是什什么么组组合合状状态态，在在Y0Y7等等8个个输出中必然只有一个为输出中必然只有一个为“0”，其余，其余7个输出都是个输出都是“1”。8（2）3线8线译码器74LS138（完全译码器）在计算机系统中常用作在计算机系统中常用作存储器存储器或或I/O接口芯片的接口芯片的地地址译码器址译码器。而输入而输入A0、A1、A2则为则为地址码地址码。lA0、A1、A2（A、B、C）为输入端。）为输入端。lS1S2S3为使能端。为使能端。lY0Y7(07)为输出端，低电平有效。为输出端，低电平有效。9在计算机系统中常用作存储器或I/O接口芯片的74LS138的的真真值值表表S1S2S3为为使能端；使能端；A0、A1、A2为输入端；为输入端；S1=1，S2=S3=0时，译码器处于工作状态。时，译码器处于工作状态。Y0Y7为为输输出端（出端（0有效）；有效）；S1=0,或或S2和和S3中有一个中有一个为为1(为无为无效状态效状态)时时,Y0Y7输出全为输出全为1，译码译码器处于器处于禁止状态禁止状态。输输入入输输出出S S1 1 A A2 2 A A1 1 A A0 0 Y Y0Y Y1Y Y2Y Y3Y Y4Y Y5Y Y6Y Y71 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 0 01 0 00 0 00 0 00 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 0 01 0 0 0 0 1 0 0 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 01 11 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0S S2 2 S S3 3 1 1 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11074LS138的真值表S1S2S31 00110011011100110011011例例3-5用用二片二片3线线8线线译码器译码器构成构成4线线16线线译码器。译码器。图中图中D为最高位，为最高位，A为最低位。为最低位。当当D=0时，选中第时，选中第片片74LS138。当当D=1时，选中第时，选中第片片74LS138。扩展方法扩展方法:利用使能端，作为第四个（最高位）地利用使能端，作为第四个（最高位）地址输入端址输入端。Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y150234 56774LS13874LS138124S S2 2 S S3 3S S1 1S S2 2 S S3 3A AB BC C1 110234 5671124S S1 1D D12例3-5用二片3线8线译码器构成4线16线译码器。Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15023 4 5 6 774LS13874LS138124S S2 2 S S3 3S S1 1S S2 2 S S3 3A AB BC C1 1102 3 4 5 6 71124S S1 1D D得到得到4线线16线译码器线译码器由表可见，高由表可见，高8位与低位与低8位主要是第四位（最高位位主要是第四位（最高位D）不同，即两片的后三位地址不同，即两片的后三位地址端是一样的。端是一样的。0 1D D C C B B A A输出输出说说 明明0 0 0 0 0 0 0 0Y00 0 0 0 0 0 1 1Y10 0 0 0 1 1 0 0Y20 0 0 0 1 1 1 1Y30 0 1 1 0 0 0 0Y40 0 1 1 0 0 1 1Y50 0 1 1 1 1 0 0Y60 0 1 1 1 1 1 1Y7低低8位时，位时，D=0第一片第一片S1=1,S2=S3=0处于工作状态；处于工作状态；第二片第二片S1=D=0不工作（禁止状态）不工作（禁止状态）1 1 0 0 0 0 0 0Y81 1 0 0 0 0 1 1Y91 1 0 0 1 1 0 0Y101 1 0 0 1 1 1 1Y111 1 1 1 0 0 0 0Y121 1 1 1 0 0 1 1Y131 1 1 1 1 1 0 0Y141 1 1 1 1 1 1 1Y150=S3 S2=D=1,处于不工作处于不工作（禁止状态）；（禁止状态）；处于工作状态处于工作状态高高8位时，位时，D=1第一片第一片S1=1,第二片第二片S1=D=1，13Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y150234 56774LS13874LS138124S S2 2 S S3 3S S1 1S S2 2 S S3 3A AB BC C1 110234 5671124S S1 1D D0 100100当当D=0时时，选选中中第第片片，即即I片片正正常常译译码码，II片片不不工工作作。译译出出与与输输入入00000111分分别别对对应应的的8个个输输出出信信号号Y0Y7。当当D=1时，选中第时，选中第片，即片，即I片不工作片不工作，II片正常片正常译码译码。译出与输入。译出与输入10001111分别对应的分别对应的8个输出信号个输出信号Y8Y15。14Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9当当S1=1,S2=S3=0时，译码器正常工作时，译码器正常工作。0111111111110111111011110111111011110111100111110111110111110110101111110110011111110000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2输输出出输输入入可可见见,如如果果把把输输入入信信号号当当成成逻逻辑辑变变量量,输输出出信信号号当当成成逻逻辑辑函函数数,则则输输出出信信号号Y0Y7就就是是A2、A1、A0三三个个输输入入变量的全部最小项的译码输出变量的全部最小项的译码输出,故又称为故又称为最小项译码器最小项译码器。15当S1=1,S2=S3=0时，译码器正常工作。例例如如一一个个3线线8线线译译码码器器，能能产产生生3变变量量函函数数的的全全部部最最小小项项，利利用用这这一一特特点点能能够够方方便便地地构构成成3变变量量的的组组合合逻逻辑辑函函数数，从从而而实实现现组组合合逻逻辑辑电电路路的的设设计计，并并且且不不需需要经过化简过程。要经过化简过程。译译码码器器的的用用途途很很广广，由由于于二二进进制制译译码码器器的的输输出出端端能能提提供供输输入入变变量量的的全全部部最最小小项项（每每一一个个输输出出端端对对应应一一项项最最小小项项），而而任任何何组组合合逻逻辑辑函函数数都都可可以以变变换换为为最最小小项项之之和和的的标标准准式式，因因此此利利用用二二进进制制译译码码器器和和一一些些附附加加的的门门电电路路将将这这些些最最小小项项恰恰当当的的组组合合起起来来，就就可可实实现现任任何组合逻辑函数何组合逻辑函数。二进制译码器（最小项译码器）输出信号与输入二进制译码器（最小项译码器）输出信号与输入变量最小项关系的一般形式为变量最小项关系的一般形式为Yi=mi（译中输出为译中输出为“1”）;Yi=mi（译中输出为译中输出为“0”）16例如一个3线8线译码器，能产生3变量函数的解：解：(2)根据逻辑函数选择译码器根据逻辑函数选择译码器例例 3-3-试用译码器和门电路实现逻辑函数。试用译码器和门电路实现逻辑函数。(1)将函数式变换为将函数式变换为最小项最小项（标准与或标准与或）表达式表达式由于有由于有A、B、C 三个变量三个变量，故选用，故选用3线线-8线线译译码器。选用码器。选用CT74LS138。F（A、B、C）=m（1,3,5,6,7）选选择择译译码码器器的的原原则则：逻逻辑辑函函数数变变量量数数应应与与译译码码器器输输入二进制代码位数相等入二进制代码位数相等。17解：(2)根据逻辑函数选择译码器例3-试用译码器和门F（A、B、C）=m（1，3，5，6，7）=m1+m3+m5+m6+m7 因因为为此此处处的的最最小小项项是是关关于于A、B、C 的的最最小小项项，所所以以应应将将输输入入变变量量A、B、C分分别别加加到到译译码码器器的的地地址址输输入入端端A2、A1、A0。即令即令A2=A，A1=B，A0=C。当当S1=1，S2S30时，译码器正常工作。时，译码器正常工作。BIN/OCTBIN/OCT0 0C CY Y0 0B BA A1 11 1Y Y1 1A A2 2Y Y2 23 3Y Y3 374LS138 474LS138 4Y Y4 415 5Y Y5 5 EN6 6Y Y6 67 7Y Y7 7A A0 0A A2 218F（A、B、C）=m（1，3，5，6，7）BIN/OCTBIN/OCT0 0C CY Y0 0B BA A1 11 1Y Y1 1A A2 2Y Y2 23 3Y Y3 374LS138 474LS138 4Y Y4 415 5Y Y5 5F F EN6 6Y Y6 67 7Y Y7 7A A0 0A A2 2当当译译码码器器输输出出为为低低电电平平有有效效时时，多多选选用用与与非非门门与与之配合；之配合；当当译译码码器器输输出出为为高高电电平平有有效效时时，多多选选用用或或门门与与之之配合。配合。将将74LS138的输出的输出Y1、Y3、Y5、Y6、Y7经一个经一个5输入与非门后即可实现这输入与非门后即可实现这一逻辑函数一逻辑函数。（3）根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路19BIN/OCT0CY0BA11Y1A2Y23Y374LS13循循 环环 码码 又又 称称 为为 反反 射射 码码、格格 雷雷 码码（GrayCode）。右右表表为为四四位位循循环环码码的的编编码码表表。由由表表可可见见，任任意意两两个个相相邻邻代代码码只只有有一一位位数数字字不不同同，而而且且首首尾尾（0和和15）两两个个代代码码也也仅仅有有一一个个数数字字不不同同。如如果果将将表表中中的的0、1数数字字按按竖竖直直方方向向读读数数，则则数数码码的的读读数数是是循循环环重重复复的的。如如最最低低位位按按“0110”循循环环重重复复，次次低低位位按按“00111100”循循环环重重复复，以以此此类类推推。循循环环码码是是一一种种变变（无无）权权码码，即编码中每一位的即编码中每一位的1并不代表固定的数值。并不代表固定的数值。循环码循环码余余3循环码循环码余余3循循环环码码比比一一般般循循环环码码从从0000开开始始计计数数的的状状态态多多3。如如余余3循循环环码码的的0正正好好是是一一般般循循环环码码的的3，是是按按循循环环码码首首尾尾各各去去掉掉3种状态而得，种状态而得，它也是一种变权码它也是一种变权码。十进十进制数制数余余3循环码循环码DCBA0123456789001001100111010101001100110111111110101020循环码又称为反射码、格雷码（GrayCode十进十进制数制数余余3循环码循环码8421BCD码码DCBA Y8Y4Y2Y1012345678900100110011101010100110011011111111010100000000100100011010001010110011110001001例例3-6设计一个余设计一个余3循环码到循环码到8421BCD码的代码转换码的代码转换电路（要求用译码器实现）电路（要求用译码器实现）。解：解：(1)列出输出函数的列出输出函数的最小项最小项（标准与或标准与或）表达式表达式2代码转换电路代码转换电路21十进余3循环码8421BCD码DCBAY8Y4选用选用CT74LS154，并令，并令74LS154的地址输入端的地址输入端A3=D，A2=C，A1=B，A0=A，则则它它的的各各输输出出端端对对应应各各输输入入变变量量最最小小项项的的反反函函数数形形式式。即即Y0Y15分分别别对应对应m0m15。(2)根据逻辑函数选择译码器根据逻辑函数选择译码器由于有由于有D、C、B、A四个变量四个变量，故选用，故选用4线线16线线译码器。译码器。在在74LS154之之后后再再加加四四个个与与非非门门就就可可以以实实现现这这些些函数，完成余函数，完成余3循环码到循环码到8421BCD码的代码转换。码的代码转换。22选用CT74LS154，并令74LS154A0A1A2A3Y1Y2Y4Y8E31综综上上所所述述可可知知，从从原原理理上上讲讲，利利用用二二进进制制译译码码器器和和适适当当的的门门电电路路，可可以以实实现现任任何何组组合合逻逻辑辑函函数数，尤尤其其适合用来构成有多个输出的组合逻辑电路适合用来构成有多个输出的组合逻辑电路。23A0A1A2A3Y1Y2Y4Y8E31综上所这这 种种 译译 码码 器器 是是 4线线-10线线 译译 码码 器器,它它 的的 功功 能能 是是 将将8421BCD码码译译成成10个个有有效效电电平平(高高电电平平或或低低电电平平)的的输输出出信信号号,所所以以称称其其为为二二十十进进制制译译码码器器，属属于于代代码码变变换换译译码码器器。常用的有常用的有5474LS42、5474HC42等。等。二十进制译码器二十进制译码器 （不完全译码）（不完全译码）当当伪伪码码输输入入时时,十十个个输输出出端端均均为为非非有有效效电电平平。如如输输出出低低电电平平有有效效,当当伪伪码码输输入入时时,输输出出均均为为高高电电平平,处于无效状态。处于无效状态。4位地址位地址输入端输入端输入代码输入代码“0-9”时有时有对应的输出对应的输出,输入代码输入代码“10-15”为伪码为伪码,没有没有与之对应的输出与之对应的输出10个译码输出端个译码输出端作业：作业：3-6、3-7、3-824这种译码器是4线-10线译码器,它的功能是将8421BC3七段显示译码器七段显示译码器在在数数字字系系统统中中常常要要将将测测量量或或处处理理的的结结果果直直接接显显示示成成十十进进制制数数字字。因因此此，首首先先将将以以二二进进制制码码表表示示的的结结果果送送译译码码器器译译码码，用用它它的的输输出出去去驱驱动动显显示示器器件件，所所以以它它主主要要由由译译码码器器和和驱驱动动器器两两部部分分组组成成，通通常常这这两两者者都都集集成成在在一一块块芯芯片片中中。由由于于显显示示器器件件的的工工作作方方式式不不同同，对对译译码码器器的的要要求就不同，译码器的电路也不同。求就不同，译码器的电路也不同。数字显示数字显示译译码码器器BCD码码七七段段显示器显示器常常用用的的显显示示器器件件有有多多种种。目目前前常常用用的的七七段段显显示示器器件件有有半半导导体体显显示示器器（发发光光二二极极管管LED）和和液液晶晶显显示示器器件件（LCD）。另外有荧光显示器。另外有荧光显示器。（1）七段显示器）七段显示器253七段显示译码器在数字系统中常要将测量或半导体显示器是由半导体显示器是由7个发光二极管个发光二极管（若加小数点则为（若加小数点则为8个）组成。个）组成。七七段段LED数数码码管管有有共共阴阴极极和和共共阳阳极极两两种种。共共阴阴极极LED数数码码管管的的七七个个发发光光二二极极管管的的阴阴极极连连接接在在一一起起接接地地，另另外外七七个个阳阳极极分分别别经经由由七七个个管管脚引出。脚引出。26半导体显示器是由7个发光二极管（若加小数点则为8个）组成。如如LED显显示示器器为为共共阳阳极极的的，则则要要求求译译码码器器输输出出低低电电平，各显示段才发光。平，各显示段才发光。如如LED显显示示器器为为共共阴阴极极的的,当当相相应应的的阳阳极极段段为为高高电电平平时，则该段发光。时，则该段发光。显然这时要求译码器输出为高电平。显然这时要求译码器输出为高电平。（2）七段显示译码器）七段显示译码器七七段段显显示示译译码码器器的的功功能能是是将将“8421”二二十十进进制制代代码码译译成成对对应应于于数数码码管管的的七七个个字字段段信信号号，以以驱驱动动数数码码管管，显显示示出出相应的十进制数码。相应的十进制数码。27如LED显示器为共阳极的，则要求译码器输出低YA0A1A2七段显示译码器七段显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a七段显示器七段显示器bcdefgbcdefgabcdefga七段显示译码器的结构和功能示意七段显示译码器的结构和功能示意0101a七段显示器七段显示器bcdefgYABC七段显示译码器七段显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYDbcdefgabcdefga输入输入BCD码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字000128YA0A1A2 七段显示译码器译YYYYYY驱YYYYYYYA在在图图中中：DCBA是是8421BCD码码的的输输入入信信号号，高高电电平平输输入入有有效效。ag是是译译码码器器的的七七个个输输出出，低低电电平平输输出出有有效效，因此适合于因此适合于共阳极共阳极LED七段数码管使用。七段数码管使用。除了输入、输出端外除了输入、输出端外,74LS47还有一些辅助控制端。还有一些辅助控制端。适适用用于于七七段段字字形形的的共共阴阴极极显显示示管管的的译译码码器器集集成成电电路路有有74LS48、74LS49，适适用用于于共共阳阳极极显显示示管管的的译译码码器器有有SN7447、74LS47等型号。等型号。BIBI29在图中：DCBA是8421BCD码的输入信灯测试输入。低电平有效。灯测试输入。低电平有效。灭零输入，用来熄灭不需要显示的灭零输入，用来熄灭不需要显示的0。低电平有效低电平有效。灭灯输入灭灯输入/灭零输出（双重功能）。灭零输出（双重功能）。均为低电平有效均为低电平有效。BIBI30灯测试输入。低电平有效1）D、C、B、A为译码器的输入端，为译码器的输入端，a、b、c、d、e、f、g为译码器的七段输出端，低电平有效。为译码器的七段输出端，低电平有效。D、C、B、A的编码决定显示结果。的编码决定显示结果。0110显示显示6。LTRBIBI/RBODCBAabcdefg说说明明01 0000000试试灯灯0 1111111熄熄灭灭10000001111111灭灭零零11100000000001显示显示 01100011001111显示显示 11100100010010显示显示 21100110000110显示显示 31101001001100显示显示 41101010100100显示显示 51101101100000显示显示 611011 10001111显示显示 71110000000000显示显示 81110010001100显示显示 92）灯测试输入。低电平有效，用来测试数码管的灯测试输入。低电平有效，用来测试数码管的好坏。好坏。当当，同时，同时时，无论时，无论AD状态如何，状态如何，ag全为低电平，全为低电平，数码管七段全被点亮。数码管七段全被点亮。3）灭灭零零输输入入,用用来来熄熄灭灭不不需需要要显显示示的的0，低低电电平平有有效效。=0时时，=1,当当DCBA=0000时时,使使ag均均为为1,显显示示器器不不显显示示0；而而当当DA输输入入其其它它数数值值时时,显显示示器器均能正常显示均能正常显示,即只熄灭数码即只熄灭数码0,不熄灭其它数码。不熄灭其它数码。4）为为灭灭灯灯输输入入/灭灭零零输输出出。=0时时，不不论论、DA为为何何值值，ag全全为为高高电电平平，显显示示器器熄熄灭灭(全全黑黑、不不显示显示)。灭零时是输出端，且。灭零时是输出端，且0。将。将和和配合使用可以实现多位数码的灭零控制。配合使用可以实现多位数码的灭零控制。311）D、C、B、A为译码器的输入端，a、b、c、d、e、L设置这个状态的目的是为了能把不希望显示的零熄灭掉。设置这个状态的目的是为了能把不希望显示的零熄灭掉。例如：电子钟例如：电子钟整数部分高位接整数部分高位接“0”,低位低位“1”。小数部分高位接小数部分高位接“1”，低位，低位“0”。32设置这个状态的目的是为了能把不希望显示的零熄灭掉。例如：电子7447的最大输出电流达的最大输出电流达24mA，在实际使用中，在实际使用中，需采用合适的限流电阻与共阳数码管相连。译码器需采用合适的限流电阻与共阳数码管相连。译码器与数码管的连接如图与数码管的连接如图3-14所示。所示。7448输出高电平有效，适用于共阴数码管，其它输出高电平有效，适用于共阴数码管，其它功能引脚与功能引脚与7447完全一样。完全一样。7448内部接有限流电阻，内部接有限流电阻，可直接驱动共阴数码管的显示。可直接驱动共阴数码管的显示。337447的最大输出电流达24mA，在实际 例例3-3-用用3 3线线-8-8线译码器线译码器74LS13874LS138实现下列实现下列 多输出组合逻辑函数。多输出组合逻辑函数。输出的逻辑函数式为输出的逻辑函数式为解：（解：（1）将给定函数变换为最小项之和的形式）将给定函数变换为最小项之和的形式34例3-用3线-8线译码器74LS138实现下列输出的运用还原律和摩根定理将函数变换为运用还原律和摩根定理将函数变换为在在74LS138之后再加四个与非门就可以实现这些函数。之后再加四个与非门就可以实现这些函数。（2）只只要要令令74LS138的的地地址址输输入入端端A2=A、A1=B、A0=C，则则它它的的各各输输出出端端就就是是各各输输入入变变量量最最小小项项的的反反函函数形式数形式。即。即Y0Y7分别对应为分别对应为m0m7。35运用还原律和摩根定理将函数变换为在74LS138之后再加四在在用用高高电电平平输输出出有有效效的的译译码码器器实实现现组组合合函函数数时时，译译码码器器输输出出为为各各地地址址输输入入变变量量最最小小项项的的原原函函数数。只只要要将电路中的与非门换成或门就可以了。将电路中的与非门换成或门就可以了。36在用高电平输出有效的译码器实现组合函数时，译
展开阅读全文