电子技术基础(数字部分)总复习

1河北工程大学 信电学院数字数字电子技子技术2024/7/212河北工程大学 信电学院数字数字电子技子技术2024/7/22一、不同一、不同进制的制的计算及算及转换1、二进制、二进制Binary-逢二进一逢二进一数码：数码：0，1位权：位权：1二二-十转换：十转换：将二进制数按位权展开后相加将二进制数按位权展开后相加2 2十十-二转换：二转换：整数的转换整数的转换-连除法连除法除基数除基数 得余数得余数 作系数作系数从低位到高位从低位到高位数字数字逻辑根底根底3河北工程大学 信电学院数字数字电子技子技术2024/7/232、十六进制、十六进制(Hexadecimal)-逢十六进一逢十六进一数码：数码：0 9,A(10),B(11),C(12),D(13),E(14),F(15)位权：位权：1二二-十六转换：十六转换：每每 4 位二进制数相当一位位二进制数相当一位 16 进制数进制数2十六十六-二转换：二转换：每位每位 16 进制数换为相应的进制数换为相应的 4 位二进制数位二进制数4河北工程大学 信电学院数字数字电子技子技术2024/7/243、8421BCD码码=（01111000111B=7 1 D0001）8421BCD5河北工程大学 信电学院数字数字电子技子技术2024/7/25三、三、逻辑代数代数v加运算加运算:0+0=0 ，0+1=1，1+0=1，1+1=1v乘运算乘运算:00=0 01=0 10=0 11=1v非运算非运算:1、根本定律、根本定律6河北工程大学 信电学院数字数字电子技子技术2024/7/262、常用化简公式、常用化简公式(1)A+AB=AA(A+B)=A(2)(3)(4)(5)德德 摩根摩根(De Morgan)定理：定理：7河北工程大学 信电学院数字数字电子技子技术2024/7/273、逻辑函数的化简形式逻辑函数的化简形式最简最简与或式与或式 最简最简与非与非-与非式与非式核心核心乘积项（与项）的个数最少；变量的个数最少。标准与或式，标准与非标准与或式，标准与非-与非式如何变换呢？与非式如何变换呢？8河北工程大学 信电学院数字数字电子技子技术2024/7/284、卡诺图化简法、卡诺图化简法1卡诺图的引出卡诺图的引出 卡诺图：卡诺图：将将n变量的全部最小项都用小方块表示，变量的全部最小项都用小方块表示，并使具有并使具有逻辑相邻逻辑相邻的最小项在几何位置上也相邻地排的最小项在几何位置上也相邻地排列起来，所得到的图形叫列起来，所得到的图形叫n变量的卡诺图。变量的卡诺图。逻辑相邻逻辑相邻：如果两个最小项只有一个变量互为反变如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻。量，那么，就称这两个最小项在逻辑上相邻。如最小项如最小项m6=ABC、与与m7=ABC 在逻辑上相在逻辑上相邻邻m7m69河北工程大学 信电学院数字数字电子技子技术2024/7/292化简的步骤化简的步骤 a a、将逻辑函数写成最小项表达式。、将逻辑函数写成最小项表达式。b b、按最小项表达式填卡诺图，凡式中包含的最、按最小项表达式填卡诺图，凡式中包含的最小项，其对应方格填小项，其对应方格填1 1，其余方格填，其余方格填0 0。c c、合并最小项，即将循环相邻的、合并最小项，即将循环相邻的1 1方格圈成一组方格圈成一组包围圈，每一组含包围圈，每一组含2n2n个方格最小项，对应个方格最小项，对应每个包围圈写出一个新的乘积项。每个包围圈写出一个新的乘积项。d d、将所有包围圈对应乘积项相加。、将所有包围圈对应乘积项相加。10河北工程大学 信电学院数字数字电子技子技术2024/7/210利用图形法化简函数利用图形法化简函数 例例 解解(1)画函数的卡诺图画函数的卡诺图ABCD0001111000 01 11 101111111111(2)合并最小项：合并最小项：画包围圈画包围圈(3)写出最简与或写出最简与或 表达式表达式11河北工程大学 信电学院数字数字电子技子技术2024/7/211数字数字系统系统组合逻辑电路：组合逻辑电路：时序逻辑电路：时序逻辑电路：无记忆功能无记忆功能，仅由仅由门电路门电路构成构成有记忆功能，构成根本单元有记忆功能，构成根本单元是触发器是触发器分析分析设计设计由由门电路门电路构成构成由由集成组件集成组件构成构成用用门电路门电路实现实现用用集成组件集成组件实现实现分析分析设计设计由由触发器触发器构成构成由由集成组件集成组件构成构成用用触发器触发器实现实现用用集成组件集成组件实现实现12河北工程大学 信电学院数字数字电子技子技术组合合逻辑电路路任一时刻的稳定输出仅决定于该时刻的输入，叫组合任一时刻的稳定输出仅决定于该时刻的输入，叫组合逻辑电路，简称逻辑电路，简称组合电路组合电路。组合逻辑电路组合逻辑电路.XL组合逻辑电路的一般框图组合逻辑电路的一般框图Li=f(X1,X2,Xn)(i=1,2,m)结构特征结构特征:1、输出、输入之间没有反响延迟通路，、输出、输入之间没有反响延迟通路，2、不含记忆单元，仅由门电路构成、不含记忆单元，仅由门电路构成13河北工程大学 信电学院数字数字电子技子技术2024/7/213 实现根本逻辑运算和常用复合逻辑运算的单元电路实现根本逻辑运算和常用复合逻辑运算的单元电路与与 或或 非非 与与 非非 或或 非非 异或异或同或同或与与 门门或或 门门非非 门门与与 非非 门门或或 非非 门门异或门异或门同或门同或门作用：是用以实现逻辑关系的电子电路，与根本逻辑关作用：是用以实现逻辑关系的电子电路，与根本逻辑关系相对应。系相对应。门门(电子开关电子开关)满足条件时，电路允许信号通过满足条件时，电路允许信号通过 开关接通开关接通。开门状态：开门状态：封锁状态：封锁状态：条件不满足时，信号通不过条件不满足时，信号通不过 开关断开开关断开。1、门电路的概念、门电路的概念一、根本一、根本单元元-门电路路14河北工程大学 信电学院数字数字电子技子技术2024/7/214根本逻辑关系小结根本逻辑关系小结与与&ABYABY1或或非非1YAY=ABY=A+B与非与非&ABY或非或非ABY1异或异或=1ABYY=A BY=AB+AB15河北工程大学 信电学院数字数字电子技子技术2024/7/2152 2、TTLTTL与非门的输入负载特性与非门的输入负载特性1Ron 开门电阻开门电阻2.5 k 保证保证TTL与非门导通，输出为标准低电平时，所允许与非门导通，输出为标准低电平时，所允许的的Ri的最小值。的最小值。即：即：，输入为，输入为高电平高电平2 Roff 关门电阻关门电阻 0.8 k 即：当即：当 Ri 为为 0.8 k 以下电阻时以下电阻时,输入端相当于低电平。输入端相当于低电平。保证保证TTLTTL与非门关闭，输出为标准高电平时，所允许与非门关闭，输出为标准高电平时，所允许的的R Ri i的最大值。的最大值。&A16河北工程大学 信电学院数字数字电子技子技术2024/7/216练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A100 100k=1&A100 100k=1=117河北工程大学 信电学院数字数字电子技子技术2024/7/2171 1 OC OC门门TTLTTLYAB&+V CCRC OC 门必须外接负载电阻和电源才能正常工作。门必须外接负载电阻和电源才能正常工作。4 4、三种特殊的门电路、三种特殊的门电路 特点：特点：OCOC门可以实现门可以实现“线与功能。线与功能。逻辑符号逻辑符号18河北工程大学 信电学院数字数字电子技子技术2024/7/2182 2 OD OD门门CMOSCMOSYAB&+V DDRD OD 门必须外接负载电阻和电源才能正常工作。门必须外接负载电阻和电源才能正常工作。特点：特点：ODOD门可以实现门可以实现“线与功能。线与功能。逻辑符号逻辑符号19河北工程大学 信电学院数字数字电子技子技术2024/7/2193 3 三态门三态门逻辑符号逻辑符号ABCS&L EN高电平高电平使能使能=高阻状态高阻状态与非逻辑与非逻辑 ZL ABLCS=0_CS=120河北工程大学 信电学院数字数字电子技子技术CMOSCMOS电压传输特性和电流传输特性电压传输特性和电流传输特性VTN电压传输特性电压传输特性21河北工程大学 信电学院数字数字电子技子技术2024/7/221多余输入端的处理措施多余输入端的处理措施 集成逻辑门电路在使用时，一般不让多余输入端悬空，以防止干集成逻辑门电路在使用时，一般不让多余输入端悬空，以防止干扰信号的引入。对多余输入端的处理以不改变电路的工作状态逻辑扰信号的引入。对多余输入端的处理以不改变电路的工作状态逻辑关系及稳定可靠为原那么。关系及稳定可靠为原那么。对于与非门，一般可将多余输入端通过上拉电阻对于与非门，一般可将多余输入端通过上拉电阻13K接电接电源正极，或者与其他输入端并联。源正极，或者与其他输入端并联。对于或非门，一般可将多余输入端通过一限流电阻对于或非门，一般可将多余输入端通过一限流电阻100接地，接地，或者与其他输入端并联。或者与其他输入端并联。22河北工程大学 信电学院数字数字电子技子技术2024/7/222二、二、组合合逻辑电路的分析路的分析分析步骤：分析步骤：2.用逻辑代数或卡诺图对逻辑函数进行化简。用逻辑代数或卡诺图对逻辑函数进行化简。3.列出输入输出状态表列出输入输出状态表(真值表真值表)并得出结论。并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系1.由给定的逻辑图逐级写出逻辑关系表达式。由给定的逻辑图逐级写出逻辑关系表达式。23河北工程大学 信电学院数字数字电子技子技术2024/7/223 把二进制码按一定的规律编排如把二进制码按一定的规律编排如84218421码、格雷码等，码、格雷码等，使每组代码具有一特定的含义代表某个数或控制信号称使每组代码具有一特定的含义代表某个数或控制信号称编码。编码。1、编码器、编码器实现编码操作的电路称为实现编码操作的电路称为编码器编码器。如：如：8421BCD码中，用码中，用1000表示数字表示数字8如如BCD编码器：将编码器：将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码位码输出。输出。编码器的逻辑功能编码器的逻辑功能：能将每一个编码输入信号变换为不能将每一个编码输入信号变换为不同的二进制的代码输出。同的二进制的代码输出。三、常用三、常用组合合逻辑功能器件功能器件24河北工程大学 信电学院数字数字电子技子技术2024/7/224二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器2nn104或或 普通编码器：任何时候只允许输入一个有效编码信号，普通编码器：任何时候只允许输入一个有效编码信号，否那么输出就会发生混乱。否那么输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。的优先级别，只对其中优先权最高的一个进行编码。25河北工程大学 信电学院数字数字电子技子技术2024/7/225优先编码：优先编码：允许几个信号同时输入，但只对优先级别最高允许几个信号同时输入，但只对优先级别最高的进行编码。的进行编码。优先顺序：优先顺序：I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 03 位二进制优先编码器位二进制优先编码器26河北工程大学 信电学院数字数字电子技子技术2024/7/226优先顺序：优先顺序：I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0假设输出低电平有效呢？假设输出低电平有效呢？0 0 00 0 10 1 00 1 1 1 0 01 0 11 1 01 1 127河北工程大学 信电学院数字数字电子技子技术2、译码器、译码器译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。一特定含义的信号。译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。例如：二进制译码器例如：二进制译码器(Binary Decoder)输入输入 n 位二位二进制代码进制代码A0Y0A1An-1Y1Ym-1二二进制制译码器器输出输出 m 个个信号信号 m=2n28河北工程大学 信电学院数字数字电子技子技术74HC138(74LS138)集成译码器集成译码器 引脚图引脚图逻辑图逻辑图29河北工程大学 信电学院数字数字电子技子技术29 译码器输出：译码器输出：地址变量全部最小项。地址变量全部最小项。逻辑函数可表示为逻辑函数可表示为最小项之和。最小项之和。30河北工程大学 信电学院数字数字电子技子技术3、数据分配器和数据选择器、数据分配器和数据选择器从一组数据中选择一路信号进行传输的电路，称为从一组数据中选择一路信号进行传输的电路，称为数据选择器数据选择器。将将 1 1 路输入数据，根据需要分别传送到路输入数据，根据需要分别传送到 m m 个输出端，个输出端，称为称为数据分配器器数据分配器器。其中：其中：n 位地址码对位地址码对 应应m=2n 个输出端个输出端其中：其中：n 位地址码对位地址码对 应应2n 个输入数据个输入数据31河北工程大学 信电学院数字数字电子技子技术2024/7/23174LS15174LS151集成集成8 8选选1 1数据选择器数据选择器引引脚脚排排列列图图功功能能示示意意图图VCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A B C D3 D2 D1 D0 Y Y S74151D7CD0ABSYY禁止禁止使能使能A2 A0 地址端地址端D7 D0 数据输入端数据输入端32河北工程大学 信电学院数字数字电子技子技术4、加法器、加法器1半加器半加器两个两个 1 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。2 全加器全加器 两个两个 1 1 位二进制数相加，考虑低位进位，位二进制数相加，考虑低位进位，并根据并根据求和结果给出该位的进位信号求和结果给出该位的进位信号3 算数逻辑运算单元算数逻辑运算单元ALU可完成算数运算、逻辑运算、码组变换功能可完成算数运算、逻辑运算、码组变换功能33河北工程大学 信电学院数字数字电子技子技术2024/7/233任务要求任务要求最简单的逻辑电路最简单的逻辑电路设计步骤：设计步骤：1 1逻辑抽象：根据实际逻辑问题的因果关系确定逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输入、输出变量，并定义逻辑状态的含义；2 2根据逻辑描述列出真值表；根据逻辑描述列出真值表；3 3由真值表写出逻辑表达式由真值表写出逻辑表达式;5 5画出逻辑图。画出逻辑图。4 4根据器件的类型根据器件的类型,简化和变换逻辑表达式简化和变换逻辑表达式四、四、组合合逻辑电路的路的设计34河北工程大学 信电学院数字数字电子技子技术2024/7/234(1)根据根据 n=k-1 确定数据选择器的规模和型号确定数据选择器的规模和型号(n 选择器选择器地址码地址码，k 函数的函数的变量个数变量个数)(2)写出函数的写出函数的标准与或式标准与或式和选择器和选择器输出信号表达式输出信号表达式(3)对照比较确定选择器各个输入变量的表达式对照比较确定选择器各个输入变量的表达式 (4)根据采用的根据采用的数据选择器数据选择器和和求出的表达式求出的表达式画出连线图画出连线图a a、将使器件处于使能状态、将使器件处于使能状态b b、地址、地址信号信号A、B、C作为函数的输入变量作为函数的输入变量c c、处理数据输入、处理数据输入D0D7D0D7信号电平。逻辑表达式中有信号电平。逻辑表达式中有mi,mi,那么相应那么相应Di=1Di=1，其他的数据输入端均为，其他的数据输入端均为0 0。1 1、用数据选择器实现组合逻辑函数、用数据选择器实现组合逻辑函数35河北工程大学 信电学院数字数字电子技子技术2024/7/2352、用二进制译码器实现组合逻辑函数、用二进制译码器实现组合逻辑函数(1)选择集成二进制译码器选择集成二进制译码器(2)写函数的标准与非写函数的标准与非-与非式与非式(3)确认变量和输入关系确认变量和输入关系(4)画连线图画连线图36河北工程大学 信电学院数字数字电子技子技术时序序逻辑电路路 任何时刻电路的任何时刻电路的输出，不仅和输出，不仅和该时刻该时刻的输入信号的输入信号有关，而有关，而且还取决于且还取决于电路原来电路原来的状态的状态。电路特点电路特点(1)与时间因素与时间因素 (CP)有关；有关；(2)含有记忆性的元件含有记忆性的元件(触发器触发器)。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出37河北工程大学 信电学院数字数字电子技子技术按时钟控制方式：按时钟控制方式：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新，要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路中所有触发器没有共用一个电路中所有触发器没有共用一个 CP。分类分类38河北工程大学 信电学院数字数字电子技子技术2024/7/238一、根本一、根本单元元-触触发器器 能够存储能够存储1 1位二值信号的根本单元电路，是具位二值信号的根本单元电路，是具有记忆功能的根本逻辑单元。输出状态不只与现有记忆功能的根本逻辑单元。输出状态不只与现时的输入有关，还与原来的输出状态有关。时的输入有关，还与原来的输出状态有关。1、触发器的概念、触发器的概念根本要求：根本要求：1 1有两个稳定的状态有两个稳定的状态(0(0、1)1)，以正确表征存储，以正确表征存储内容；内容；2 2能够接收、保存和输出信号。能够接收、保存和输出信号。39河北工程大学 信电学院数字数字电子技子技术2024/7/2392、触发器的分类、触发器的分类1RS 型触发器型触发器符号符号特性表特性表R SQ n+1功能功能 0 0 0 1 1 0 1 1Q n10不用不用保持保持置置1置置0不许不许特性方程特性方程约束条件约束条件QQCPC11S IRS S R R40河北工程大学 信电学院数字数字电子技子技术2024/7/2402 JK 型触发器型触发器符号符号特性表特性表J KQ n+1功能功能 0 0 0 1 1 0 1 1Q n01保持保持置置0置置1翻转翻转特性方程特性方程CP CP 下降沿下降沿时刻有效时刻有效QQCPC11J IK J J K KQ n41河北工程大学 信电学院数字数字电子技子技术2024/7/2413 D 型触发器型触发器符号符号特性表特性表特性方程特性方程CP 上升沿上升沿 时刻有效时刻有效QQCPC11D D D DQ n+1功能功能 0 0 1 1置置 0置置 142河北工程大学 信电学院数字数字电子技子技术2024/7/2421、分析步骤、分析步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特特性性方方程程输出方程输出方程状态方程状态方程计算计算二、二、时序序逻辑电路的分析路的分析43河北工程大学 信电学院数字数字电子技子技术2024/7/243时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换 图表图表状态状态化简化简最简状态最简状态 转换图表转换图表电路方程式电路方程式状态方程状态方程求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动确定输入、输出变量和电路状态数，确定输入、输出变量和电路状态数，并将电路状态顺序编号。并将电路状态顺序编号。状态状态分配分配确定触发器的数目确定触发器的数目n n。为获得时序电路。为获得时序电路所需的所需的M M个状态，须取个状态，须取三、三、时序序逻辑电路的路的设计44河北工程大学 信电学院数字数字电子技子技术2024/7/2441逻辑方程式逻辑方程式2状态表状态表逻辑功能唯一确定，但不能直接看出电路的功能。逻辑功能唯一确定，但不能直接看出电路的功能。反响输出反响输出Z、次态、次态 和电路的输入和电路的输入X、现态、现态 之间对应取值关系的表格。之间对应取值关系的表格。四、四、时序序逻辑电路的表示方法路的表示方法45河北工程大学 信电学院数字数字电子技子技术2024/7/2453状态图状态图4时序图时序图 反响时序逻辑电路状态转换规律及相应输入、输出反响时序逻辑电路状态转换规律及相应输入、输出取值关系的图形。取值关系的图形。描述时序电路的时钟信号、输入信号、输出信号描述时序电路的时钟信号、输入信号、输出信号及电路的状态转换等及电路的状态转换等时间上的对应关系时间上的对应关系。46河北工程大学 信电学院数字数字电子技子技术2024/7/246五、常用五、常用时序序逻辑功能器件功能器件-计数器数器1、概念、概念3计数器除了完成计数功能外，还可用于实计数器除了完成计数功能外，还可用于实现定时、分频、产生节拍脉冲等特定功能。现定时、分频、产生节拍脉冲等特定功能。2、特点：、特点：1时钟脉冲即为计数脉冲。时钟脉冲即为计数脉冲。2实现指定计数范围内计数所需要的状态数目实现指定计数范围内计数所需要的状态数目 称为计数器的模称为计数器的模 计数器是一种用来对计数器是一种用来对输入脉冲进行计数输入脉冲进行计数的时的时序逻辑电路。序逻辑电路。47河北工程大学 信电学院数字数字电子技子技术2024/7/247集成集成 4 位二进制同步加法计数器位二进制同步加法计数器74LS1611 2 3 4 5 6 7 816 15 14 13 12 11 10 97416174161VCC TC Q0 Q1 Q2 Q3 CET PECR CP D0 D1 D2 D3 CEP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图7416174161Q0 Q1 Q2 Q3CEPPETCCPCETCR D0 D1 D2 D348河北工程大学 信电学院数字数字电子技子技术2024/7/24874161的状态表的状态表 输 入入 输 出出 注注CR PE CEP CET CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 TC 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计 数数 保保 持持 保保 持持 0清零清零置数置数49河北工程大学 信电学院数字数字电子技子技术2024/7/2491方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成清零端清零端置数端置数端(同步、异步同步、异步)2 设计举例设计举例 用集成计数器用集成计数器74LS161构成七进制计数器。构成七进制计数器。3 3、用集成计数器构成任意进制计数器、用集成计数器构成任意进制计数器用现有用现有M M进制计数器进制计数器 构成构成N N进制计数器。进制计数器。50河北工程大学 信电学院数字数字电子技子技术2024/7/250/1/0/0/0/000000001001000110100/010000110010101111001101010111100110111101111/051河北工程大学 信电学院数字数字电子技子技术2024/7/251方法一：利用同步清零或置数端获得方法一：利用同步清零或置数端获得 N 进制计数进制计数思思思思 路：路：路：路：当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态2.求归零逻辑表达式；求归零逻辑表达式；1.写出状态写出状态 SN 1 的二进制代码；的二进制代码；3.画连线图。画连线图。步步步步 骤：骤：骤：骤：例例 用用4 4位二进制计数器位二进制计数器 74161 74161，利用反响置数法，利用反响置数法构成七进制计数器。构成七进制计数器。解：解：1.=01102.归零表达式：归零表达式：3.连线图连线图7416174161Q0 Q1 Q2 Q3CETPETCCPCEPD0 D1 D2 D3CR1&同步置零同步置零152河北工程大学 信电学院数字数字电子技子技术2024/7/252方法二：利用异步清零或置数端获得方法二：利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号，使返回使返回 S0 状态。瞬间即逝状态。瞬间即逝思思思思 路：路：路：路：步步步步 骤：骤：骤：骤：1.写出状态写出状态 SN 的二进制代码；的二进制代码；2.求归零逻辑表达式；求归零逻辑表达式；3.画连线图。画连线图。例例 用用4 4位二进制计数器位二进制计数器 74LS161 74LS161，利用反响清零法，利用反响清零法构成七进制计数器。构成七进制计数器。&状态状态S7的作用：的作用：产生归零产生归零信号信号异步清零异步清零7416174161Q0 Q1 Q2 Q3CETPETCCPCEPD0 D1 D2 D3CR1153河北工程大学 信电学院数字数字电子技子技术2024/7/253/1/0/0/0/000000001001000110100/010000110010101111001101010111100110111101111/0/054河北工程大学 信电学院数字数字电子技子技术2024/7/254555 定时器定时器 是一种多用途的集成电路。只需外接少量阻容元是一种多用途的集成电路。只需外接少量阻容元件便可构成各种脉冲产生、整形电路，如件便可构成各种脉冲产生、整形电路，如施密特触发施密特触发器器、单稳态触发器单稳态触发器和和多谐振荡器多谐振荡器等。等。55512348765双极型双极型 (TTL)电源电源:4.5 16 V单极型单极型 (CMOS)电源电源:3 18 V带负载能力强带负载能力强脉冲波形的脉冲波形的产生与生与变换55河北工程大学 信电学院数字数字电子技子技术2024/7/255电阻分压器电阻分压器电压比较器电压比较器根本根本SR锁存器锁存器输出缓冲反相器输出缓冲反相器集电极开路输出三极管集电极开路输出三极管TvovICvI1vI2voC1C2+-+(1)(2)(3)(4)(5)(6)(7)RS&5 k 5 k 5 k&1RDVCC (8)G一、电路结构一、电路结构56河北工程大学 信电学院数字数字电子技子技术2024/7/256555定时器功能表定时器功能表不变不变不变不变1导通导通01截止截止11导通导通00放电管放电管T输出输出(VO)复位复位(RD)触发输入触发输入(u2)阈值输入阈值输入(u6)输输 出出输输 入入57河北工程大学 信电学院数字数字电子技子技术2024/7/25762784153555R1C+R2C1+VCCuO二、多谐振荡器二、多谐振荡器 是一种自激振荡电路，不需要外加输入信号，就是一种自激振荡电路，不需要外加输入信号，就可以自动地产生出矩形脉冲。可以自动地产生出矩形脉冲。多谐振荡器多谐振荡器没有稳定状态，没有稳定状态，只有两个暂稳态。暂稳态间的相只有两个暂稳态。暂稳态间的相互转换完全靠电路本身电容的充互转换完全靠电路本身电容的充电和放电自动完成。电和放电自动完成。改变改变 R、C 定时元件数值的定时元件数值的大小，可调节振荡频率。大小，可调节振荡频率。在振荡频率稳定度要求很高的情况下，可采用在振荡频率稳定度要求很高的情况下，可采用石英晶石英晶体振荡器体振荡器。58河北工程大学 信电学院数字数字电子技子技术2024/7/258三、施密特触发器三、施密特触发器 是一种是一种脉冲整形电路脉冲整形电路，虽然不能自动产生矩形脉冲，虽然不能自动产生矩形脉冲，却可将输入的周期性信号整形成所要求的同周期却可将输入的周期性信号整形成所要求的同周期的矩形脉冲输出，还可用来进行幅度鉴别、构成单稳态触的矩形脉冲输出，还可用来进行幅度鉴别、构成单稳态触发器和多谐振荡器等。发器和多谐振荡器等。62784153555+VCCuO2uIUCOuO1+VDDR 施密特触发器施密特触发器有两个稳定状有两个稳定状态，有两个不同的触发电平，因态，有两个不同的触发电平，因此具有此具有回差特性回差特性。它的两个稳定。它的两个稳定状态是靠两个不同的电平来维持状态是靠两个不同的电平来维持的，输出脉冲的宽度由输入信号的，输出脉冲的宽度由输入信号的波形决定。此外，调节回差电的波形决定。此外，调节回差电压的大小，也可改变输出脉冲的压的大小，也可改变输出脉冲的宽度。宽度。外接电压外接电压调节回差调节回差 施密特触发器施密特触发器可由可由 555 定时器定时器构成，也可用专门的集成电路实现。构成，也可用专门的集成电路实现。59河北工程大学 信电学院数字数字电子技子技术2024/7/259四、单稳态触发器四、单稳态触发器 也属于脉冲整形电路，可将输入的触发脉冲变换也属于脉冲整形电路，可将输入的触发脉冲变换为宽度和幅度都符合要求的矩形脉冲，还常用于脉冲为宽度和幅度都符合要求的矩形脉冲，还常用于脉冲的定时、整形、展宽延时等。的定时、整形、展宽延时等。62784153555RC+C1+VCCuO0.01 FuI 单稳态触发器单稳态触发器有一个稳定有一个稳定状态和一个暂稳态。其输出脉状态和一个暂稳态。其输出脉冲的宽度只取决于电路本身冲的宽度只取决于电路本身 R、C 定时元件的数值，与输入信定时元件的数值，与输入信号无关。输入信号只起到触发号无关。输入信号只起到触发电路进入暂稳态的作用。电路进入暂稳态的作用。改变改变 R、C 定时元件的数定时元件的数值可调节输出脉冲的宽度。值可调节输出脉冲的宽度。单稳态触发器单稳态触发器可由可由 555 定时器构成，也可用集成的单稳定时器构成，也可用集成的单稳态触发器实现。态触发器实现。