时序逻辑电路2a剖析课件

章目录章目录6.3 6.3 时序电路的设计时序电路的设计 一、同步时序电路的设计一、同步时序电路的设计 (1)(1)作原始状态转移表或原始状态转移图；作原始状态转移表或原始状态转移图；(2)(2)化简原始状态转移表；化简原始状态转移表；1.1.设计步骤设计步骤2.2.设计举例设计举例 (3)(3)状态编码（状态分配）；状态编码（状态分配）；(4)(4)选定触发器类型，并根据二进制状态转移表选定触发器类型，并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的（或称编码后的状态转移表）设计各触发器的 激励函数和电路的输出函数。激励函数和电路的输出函数。作业作业 6/26/20241第六章 时序逻辑电路章目录章目录6.3 6.3 时序电路的设计时序电路的设计 一、同步时序电路的设计一、同步时序电路的设计 1.1.设计步骤设计步骤(1)根据要求，建立原始状态转移表或原始状根据要求，建立原始状态转移表或原始状态转移图；态转移图；输入输入/出变量个数；出变量个数；状态间的转换关系（输入条件、输出要求）状态间的转换关系（输入条件、输出要求）状态个数；状态个数；节目录节目录标题区标题区6/26/20242第六章 时序逻辑电路章目录章目录(4)选定触发器类型并根据二进制状态转移表（或选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；数和电路的输出函数；(6)作作逻辑电路路图。(2)化简原始状态转移表（状态简化或状态合并）；化简原始状态转移表（状态简化或状态合并）；(3)进行状态编码（也称状态分配）；进行状态编码（也称状态分配）；(5)自启自启动性性检查；标题区标题区节目录节目录6/26/20243第六章 时序逻辑电路章目录章目录2.2.设计举例例 (1)(1)作原始状作原始状态转移表或原始状移表或原始状态转移移图 例例6.3.1 10016.3.1 1001序列检测器的功能是每当检测到序列检测器的功能是每当检测到有序列码有序列码10011001输入时，输出为输入时，输出为“1 1”，其余情况，其余情况下输出均为下输出均为“0 0”。试建立该检测器的原始状态。试建立该检测器的原始状态转移图和原始状态转移表。转移图和原始状态转移表。标题区标题区节目录节目录6/26/20244第六章 时序逻辑电路章目录章目录解：解：输入变量为输入变量为X X、输出变量为输出变量为Z Z；检测器XCPZ图图 6.3.1 6.3.1 例例6.3.16.3.1的示意图的示意图初态（没有序列信号输入时电路的状态）为初态（没有序列信号输入时电路的状态）为S S0 0,设设X X恰为恰为10011001。状态个数的确定；状态个数的确定；标题区标题区节目录节目录6/26/20245第六章 时序逻辑电路章目录章目录 状态间的转换关系状态间的转换关系S S2 2S S3 3S S1 1S S0 01/00/01/10/0图图 6.3.2 6.3.2 例例6.3.16.3.1的状态转移图的状态转移图1001001标题区标题区节目录节目录6/26/20246第六章 时序逻辑电路章目录章目录S S2 2S S3 3S S1 1S S0 01/00/01/10/0图图 6.3.3 6.3.3 例例6.3.16.3.1的原始状态转移图的原始状态转移图0/01/01/00/0111011000标题区标题区节目录节目录6/26/20247第六章 时序逻辑电路章目录章目录S(t)N(t)/Z(t)X=0X=1S0S0/0S1/0S1S2/0S1/0S2S3/0S1/0S3S0/0S1/1表表 6.3.1 6.3.1 图图6.3.36.3.3的原始状态转移表的原始状态转移表标题区标题区节目录节目录6/26/20248第六章 时序逻辑电路章目录章目录(2)(2)化简原始状态转移表化简原始状态转移表 原始状态转移表原始状态转移表 a.a.完全描述的原始状态转移表完全描述的原始状态转移表 ；b.b.非完全描述的原始状态转移表非完全描述的原始状态转移表 ；标题区标题区节目录节目录6/26/20249第六章 时序逻辑电路章目录章目录从从时序电路外部来看，只有输入时序电路外部来看，只有输入X X和和输出输出Z Z，若分别以状态若分别以状态A A和和B B为起始状态，在同一个可为起始状态，在同一个可能出现的输入序列（由能出现的输入序列（由X X端输入）的作用下，端输入）的作用下，产生的输出序列（由产生的输出序列（由Z Z端输出）相同。则称端输出）相同。则称A A和和B B等价。记作等价。记作 ABAB 。等价等价状态状态对对标题区标题区节目录节目录6/26/202410第六章 时序逻辑电路章目录章目录例例6.3.2 6.3.2 化简原始状态转移表化简原始状态转移表6.3.26.3.2。S(t)N(t)/Z(t)X=0X=1AC/1B/0BC/1E/0CB/1E/0DD/1B/1ED/1B/1表表 6.3.2 6.3.2 例例6.3.26.3.2的原始状态转移表的原始状态转移表标题区标题区节目录节目录6/26/202411第六章 时序逻辑电路章目录章目录进行顺序比较，作隐含表进行顺序比较，作隐含表解：解：作状态对图作状态对图ABCDEDCBBEABCDEDCBBEBC 图图 6.3.4(a)6.3.4(a)(b)(b)标题区标题区节目录节目录6/26/202412第六章 时序逻辑电路章目录章目录进行关联比较进行关联比较BEABCDEDCBBEBC 图图 6.3.4(c)6.3.4(c)ADADADADBECCCF标题区标题区节目录节目录6/26/202413第六章 时序逻辑电路章目录章目录作最简状态转移表作最简状态转移表a.a.列出所有的等价对。列出所有的等价对。b.b.列出最大等价类。列出最大等价类。c.c.进行状态合并，并列出最简状态表。进行状态合并，并列出最简状态表。BC BC、DEDEA A、BC BC、DEDE将将BCBC合并为状态合并为状态b b，DEDE合并为合并为d d，A A用用a a表示。表示。标题区标题区节目录节目录6/26/202414第六章 时序逻辑电路章目录章目录S(t)N(t)/Z(t)X=0X=1ab/1b/0bb/1d/0dd/1b/1表表 6.3.5 6.3.5 例例6.3.26.3.2的最简状态转移表的最简状态转移表标题区标题区节目录节目录6/26/202415第六章 时序逻辑电路章目录章目录S(t)N(t)X=0X=1ACBC10011000X=1X=0Q2n+1Q1n+1Q2nQ1nQ2n+11111010110100XQ2nQ1n在在X X的某种输入下具有相同次态的现态的某种输入下具有相同次态的现态(3)(3)状状态编码（状（状态分配）分配）1011标题区标题区节目录节目录6/26/202416第六章 时序逻辑电路章目录章目录同一现态在相邻输入下的不同次态同一现态在相邻输入下的不同次态S(t)N(t)X=0X=1ABC110100X=1X=0Q2n+1Q1n+1Q2nQ1nQ1n+1111010110100XQ2nQ1n011010110100XQ2nQ1n100100标题区标题区节目录节目录6/26/202417第六章 时序逻辑电路章目录章目录在在X X的所有输入下，都具有相同输出的现态的所有输入下，都具有相同输出的现态S(t)ZX=0X=1A01B01Z101010X1010110100Q2nQ1n10011000X=1X=0ZQ2nQ1n1011标题区标题区节目录节目录6/26/202418第六章 时序逻辑电路章目录章目录例例6.3.3 6.3.3 对表对表6.3.66.3.6进行状态编码。进行状态编码。S(t)N(t)/Z(t)X=0X=1AA/0B/0BA/0C/0CA/0D/0DA/0D/1表表 6.3.6 6.3.6 例例6.3.36.3.3的状态转移表的状态转移表标题区标题区节目录节目录6/26/202419第六章 时序逻辑电路章目录章目录解：解：由状态数由状态数M M确定代码位数确定代码位数n n 按优先级别确定应相邻的状态按优先级别确定应相邻的状态a.X=0时具有相同次态的现态为：时具有相同次态的现态为：AB、AC、AD、BC、BD、CD X=1时具有相同次态的现态为：时具有相同次态的现态为：CD所以，所以，n=2。标题区标题区节目录节目录6/26/202420第六章 时序逻辑电路章目录章目录b.同一现态在相邻输入下的不同次态为：同一现态在相邻输入下的不同次态为：AB、AC、AD、ADc.c.在所有输入下都具有相同输出的现态：在所有输入下都具有相同输出的现态：ABAB、ACAC、BCBCCDCD、ADAD、ABAB或或ACAC、其它其它编码时应相邻的状态，按优先级别从高到低依编码时应相邻的状态，按优先级别从高到低依次为：次为：状态编码状态编码标题区标题区节目录节目录6/26/202421第六章 时序逻辑电路章目录章目录DA0B0C11Q2Q1图图 6.3.5 6.3.5 状态编码卡诺图状态编码卡诺图标题区标题区节目录节目录6/26/202422第六章 时序逻辑电路章目录章目录作二进制状态转移表作二进制状态转移表 S(t)N(t)/Z(t)X=0X=10000/001/00100/011/01100/010/01000/010/1表表 6.3.7 6.3.7 例例6.3.36.3.3的二进制状态转移表的二进制状态转移表标题区标题区节目录节目录6/26/202423第六章 时序逻辑电路章目录章目录(4)(4)选定触发器类型，并根据二进制状态转移表选定触发器类型，并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数激励函数和电路的输出函数例例 6.3.4 6.3.4 设二进制状态转移表如表设二进制状态转移表如表6.3.86.3.8所示，所示，试设计实现该表功能的同步时序电路。试设计实现该表功能的同步时序电路。解：根据二进制状态转移表和触发器的激励表解：根据二进制状态转移表和触发器的激励表列出所要设计的同步时序电路的综合表。列出所要设计的同步时序电路的综合表。标题区标题区节目录节目录6/26/202424第六章 时序逻辑电路章目录章目录表表 6.3.8 6.3.8 例例6.3.46.3.4的二进制状态转移表的二进制状态转移表010Q2 Q101/000/0101/100/0010/000/00X=1X=0Q2 Q1 /Znnn+1n+1标题区标题区节目录节目录6/26/202425第六章 时序逻辑电路章目录章目录 表表 6.3.9 6.3.9 例例6.3.46.3.4的选用的选用DFFDFF和和JKFFJKFF时的综合表时的综合表标题区标题区节目录节目录6/26/202426第六章 时序逻辑电路章目录章目录D2=X Q2nQ1nD1=X Q2n+X Q1nZ=X Q1n0011000010110100XQ2Q1D2 n n 1101000010110100XQ2Q1D1 n n 0101000010110100XQ2Q1Zn n 标题区标题区节目录节目录6/26/202427第六章 时序逻辑电路章目录章目录01100010110100XQ2Q1J2 n n 111010110100XQ2Q1K2 n n 10100010110100XQ2Q1J1 n n 011010110100XQ2Q1K1 n n 标题区标题区节目录节目录6/26/202428第六章 时序逻辑电路章目录章目录选用选用JKFFJKFF时，所设计的电路如图时，所设计的电路如图6.3.76.3.7所示。所示。J2=X Q1nK2=1 J1=X K1=X；Q2n标题区标题区节目录节目录6/26/202429第六章 时序逻辑电路章目录章目录图图6.3.7 6.3.7 例例6.3.46.3.4的逻辑电路的逻辑电路标题区标题区节目录节目录6/26/202430第六章 时序逻辑电路章目录章目录作业题作业题6.26.3 标题区标题区6/26/202431第六章 时序逻辑电路