数字逻辑电路-第6章课件

第六章第六章 时序逻辑电路时序逻辑电路 概述概述 时序逻辑电路分析时序逻辑电路分析 若干常用时序逻辑电路若干常用时序逻辑电路 时序逻辑电路设计时序逻辑电路设计时序逻辑电路的分析与设计方法时序逻辑电路的分析与设计方法常用中规模集成时序逻辑电路的应用常用中规模集成时序逻辑电路的应用重点重点时序逻辑电路的逻辑功能特点时序逻辑电路的逻辑功能特点 逻辑电路分为两类组合逻辑电路电路某时刻的输出不仅取决于该时刻电路的输入还取决于电路原来的状态组合逻辑电路时序逻辑电路 电路某时刻的输出只与该时刻电路的输入有关。时序逻辑电路6.1 6.1 概述概述1 100011 0 00 1 0011串行加法器串行加法器101+001=110 时序逻辑电路的逻辑结构特点时序逻辑电路的逻辑结构特点 组合电路存储电路y1yjz1zkq1qlx1xi输入信号输入信号 存储电路存储电路输入信号输入信号 输出信号输出信号 存储电路存储电路输出信号输出信号 输出方程：输出方程：Y=F X，Q 驱动方程：驱动方程：Z=G X，Q 状态方程状态方程:Q*=H Z，Q 同步时序电路同步时序电路：所有触发器状态变化是在同一时钟信号作用下同时发生。所有触发器状态变化是在同一时钟信号作用下同时发生。异步时序电路异步时序电路：触发器状态的变化不是同时发生。触发器状态的变化不是同时发生。时序逻辑电路分类时序逻辑电路分类 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法 根据电路列写驱动方程；根据电路列写驱动方程；根据驱动方程和特性方程求状态方程；根据驱动方程和特性方程求状态方程；根据电路列写输出方程；根据电路列写输出方程；用状态转换表、状态转换图或时序图进行描述。用状态转换表、状态转换图或时序图进行描述。驱动方程：特性方程：状态方程：状态方程：状态转换表状态转换表0 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 1 现现 态态 次次 态态 输出输出Q3 Q2 Q1 Q3*Q2*Q1*Y1 1 1 0 0 0 10 0 0 0 0 1 0 0 0 1 0 1 0 0 输出方程：输出方程：状态转换图状态转换图Q3Q2Q1Y00000101010010101111001111结论：同步七进制计数器000001CLK0Q1Q2Q3Y0000ttttt时序图时序图驱动方程：状态方程：状态方程：输出方程：输出方程：状态转换图状态转换图6.3.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器一、寄存器功能：寄存二值代码。功能：寄存二值代码。一个触发器寄存一位二值代码，一个触发器寄存一位二值代码，N个触发器组成的寄存器个触发器组成的寄存器可存储可存储N位二值代码。位二值代码。74HC175逻辑图逻辑图6.3 6.3 若干常用时序逻辑电路若干常用时序逻辑电路二、移位寄存器二、移位寄存器移位：移位：寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。Q0*=DIQ1*=Q0Q2*=Q1Q3*=Q2CLK DI Q0 Q1 Q2 Q3 0 0 0 0 0 0 1 1 1 0 0 0 2 0 0 1 0 0 3 1 1 0 1 0 4 1 1 1 0 14 4位双向移位寄存器位双向移位寄存器74LS194A74LS194ACLK控制端控制端右移串入右移串入左移串入左移串入RD S1 S0 工作状态工作状态 0 置零置零 1 0 0 1 0 0 保持保持 1 0 1 1 0 1 右移右移 1 1 0 1 1 0 左移左移 1 1 1 1 1 1 并入并入74194功能表功能表构成构成8 8位双向移位寄存器位双向移位寄存器74283组成组成8位加法器位加法器74194组成右移寄存器组成右移寄存器数据运算数据运算6.3.2 计数器计数器 基本功能：对时钟脉冲个数计数、分频、定时等。分类：同步计数器和异步计数器。加法、减法、可逆计数器。二进制、十进制、N进制计数器等。驱动方程：输出方程：4位二进制同步加法计数器位二进制同步加法计数器 一、同步计数器一、同步计数器 4位二进制同步加法计数器位二进制同步加法计数器 中规模中规模四位同步二进制加法计数器四位同步二进制加法计数器74161状态输出状态输出 时钟时钟 预置数输入预置数输入 异步清零异步清零 预置控制预置控制 进位进位 控制控制 CP RD LD EP ET 工作状态工作状态 0 置零（异步）置零（异步）1 0 预置数预置数 1 1 0 1 保持保持 1 1 0 保持（保持（C清零）清零）1 1 1 1 计数计数74161功能表功能表异步异步清零清零 同步同步置数置数 加法计数加法计数 保持保持 QCLKQ0Q21Q3LDRDDD0D21D3EPETRCO12 13 14 15 0120中规模中规模同步十进制加法计数器同步十进制加法计数器74LS16074LS160：概念：概念：有效状态、无效状态有效状态、无效状态有效循环、无效循环、自启动。有效循环、无效循环、自启动。中规模中规模四位同步二进制四位同步二进制加加/减计数器减计数器74LS191状态输出状态输出 时钟输出时钟输出 预置数输入预置数输入使能控制使能控制 预置控制预置控制(异步异步)进位进位/借位输出借位输出 加减控制加减控制 时钟输入时钟输入 二、异步计数器二、异步计数器 Q2*=Q2 (CLK2)Q1*=Q1 (CLK1)Q0*=Q0 (CLK0)异步二进制加法计数器异步二进制加法计数器异步二进制减法计数器异步二进制减法计数器T触发器构成异步二进制触发器构成异步二进制加法加法计数器计数器:下沿触发型：每一级触发器下沿触发型：每一级触发器Q端端与下一级触发器与下一级触发器CLK端相连。端相连。T触发器构成异步二进制触发器构成异步二进制减法减法计数器计数器:下沿触发型：每一级触发器下沿触发型：每一级触发器Q端与下一级触发器端与下一级触发器CLK端相连。端相连。异步十进制加法计数器异步十进制加法计数器CLK0Q0Q1Q0三、任意进制计数器的构成三、任意进制计数器的构成 若已有若已有N进制计数器芯片，需进制计数器芯片，需M进制计数器，分两种情况：进制计数器，分两种情况：M N:视情况需用多片视情况需用多片N进制计数器。进制计数器。MN的情况的情况在在N进制计数器的顺序计数过程中，设法跳跃进制计数器的顺序计数过程中，设法跳跃N-M个状态。个状态。置零法：适用于有置零端的集成计数器。置零法：适用于有置零端的集成计数器。置数法：适用于有预置数功能的集成计数器。置数法：适用于有预置数功能的集成计数器。0000000100100011010001010110100110000111采用置数法可以从计数循环的采用置数法可以从计数循环的任一状态任一状态置入适当的数值置入适当的数值而跳越而跳越N-MN-M个状态，获得个状态，获得M M进制计数器。进制计数器。置数（同步）法应用举例置数（同步）法应用举例例：用例：用74160构成六进制计数器构成六进制计数器例：用例：用74160构成六进制计数器构成六进制计数器置数（同步）法应用举例置数（同步）法应用举例电路特点：可靠性强，置数端应用灵活。例：用同步十进制计数器例：用同步十进制计数器74160构成六进制计数器构成六进制计数器电路特点：可靠性差，灵活性差。置零（异步）法应用举例置零（异步）法应用举例置数法置数法异步：异步：74191同步：同步：74160，74161置零法置零法异步：异步：74160，74161同步：同步：74162，741631 0 1 0 总结：总结：MN的情况的情况同步级联（并行进位方式）同步级联（并行进位方式）910910异步级联（串行进位方式）异步级联（串行进位方式）整体置数方式整体置数方式 用两片用两片7416074160接成接成2929进制计数器进制计数器可控进制计数器可控进制计数器 方法方法1：控制信号控制：控制信号控制译码状态译码状态。方法方法2：控制信号控制：控制信号控制预置数预置数。M=0M=1M=1M=0四、移位寄存器型计数器1、环形计数器环形计数器 优点：电路结构简单。优点：电路结构简单。可以直接以各个触发器输出的可以直接以各个触发器输出的1状状态表示电路态表示电路 的一个状态，无需另加译码电路。的一个状态，无需另加译码电路。缺点：状态利用率低。缺点：状态利用率低。状态方程：2、扭环形计数器、扭环形计数器 特点：每次状态转换只有一个触发器改变状态，因而将特点：每次状态转换只有一个触发器改变状态，因而将状态译码时不会产生竞争状态译码时不会产生竞争-冒险现象。冒险现象。状态方程：顺序脉冲发生器顺序脉冲发生器Q3 Q2 Q1 Q0CPETEPC D3 D2 D1 D0LDRDCLKCT74LS1611A2 A1 A0CLK Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0CT74LS138S1 S2 S3YCLK序列脉冲发生器序列脉冲发生器带数字显示的秒表电路带数字显示的秒表电路药片数量计数系统药片数量计数系统6.4 6.4 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法步骤：步骤：逻辑抽象，得电路原始状态转换图（表）逻辑抽象，得电路原始状态转换图（表）状态化简状态化简 等价状态：在相同的输入下有相同的输出，并且转换等价状态：在相同的输入下有相同的输出，并且转换到同样一个次态去。到同样一个次态去。状态编码状态编码 确定触发器数目确定触发器数目n。用用n位二进制代码对电路状态编码。位二进制代码对电路状态编码。触发器选型，画次态卡诺图，求三组方程。触发器选型，画次态卡诺图，求三组方程。画逻辑图。画逻辑图。检查设计的电路能否自启动。检查设计的电路能否自启动。用用JK触发器设计一个带进位输出的同步六进制计数器触发器设计一个带进位输出的同步六进制计数器1.画状态转换图画状态转换图 2.2.进行状态编码进行状态编码3.画次态卡诺图，求三组方程画次态卡诺图，求三组方程=+=+=*QQQQQQQQQQQQQQ00101021202012=1,1,000102102012KJQKQQJQKQQJ 0C=Q Q24.画逻辑图画逻辑图=1,1,000102102012KJQKQQJQKQQJ5.检查电路能否自启动检查电路能否自启动110111000电路能够自启动电路能够自启动 0C=Q Q2 例例2 试设计一个串行数据检测器。对它的要求试设计一个串行数据检测器。对它的要求是：连续输入是：连续输入3个或个或3个以上的个以上的1时输出为时输出为1，其他输，其他输入情况下输出为入情况下输出为0。1.画状态转换图画状态转换图2.状态化简状态化简*4.画次态卡诺图，求三组方程画次态卡诺图，求三组方程 3.3.进行状态编码进行状态编码CLKYXFF0FF1*10000/1/015.画逻辑图画逻辑图6.检查电路能否自启动检查电路能否自启动电路能够自启动电路能够自启动本章小结掌握时序逻辑电路的基本概念掌握时序逻辑电路的基本概念掌握时序逻辑电路的分析方法掌握时序逻辑电路的分析方法 触发器构成的同步或异步时序电路分析；触发器构成的同步或异步时序电路分析；中规模集成芯片构成的时序电路分析；中规模集成芯片构成的时序电路分析；掌握时序逻辑电路的设计方法掌握时序逻辑电路的设计方法 触发器为基本单元电路的设计；触发器为基本单元电路的设计；中规模集成芯片为基本单元电路的设计。中规模集成芯片为基本单元电路的设计。常用中规模集成芯片的使用常用中规模集成芯片的使用 74LS161、74LS160、74194、74LS191