微处理器第四章总线教材课件

自动化工程学院总线技术与总线标准24.1 总线技术总线是是计算机系算机系统中的中的信息信息传输通道通道，由系，由系统中中各个部各个部件所共享件所共享。总线的特点在于的特点在于公用性，公用性，总线由多条通信由多条通信线路（路（线缆）组成成计算机系算机系统通常包含通常包含不同种不同种类的的总线，在不同，在不同层次上次上为计算机算机组件之件之间提供通信通路提供通信通路采用采用总线的原因的原因:非非总线结构的构的N个个设备的互的互联线组数数为N*(N-1)/2非非总线结构的构的M发N收收设备间的互的互联线组数数为M*N采用采用总线的的优势减少部件减少部件间连线的数量的数量扩展性好，便于构建系展性好，便于构建系统便于便于产品更新品更新换代代3总线基本模型总线基本模型MPURAMROMI/O接口外设ABDBCB4总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据传送数据传送格式格式按按时序控制时序控制方式方式(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步5计算机系统的四层总线结构外部总线、外部总线、(系统系统)外总线外总线如并口、串口如并口、串口系统总线、系统总线、(系统系统)内总线内总线如如ISAISA、PCIPCI片片(间间)总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统67微机系统中的内总线（插板级总线）8微机系统中的外总线（通信总线）9总线的组织形式总线的组织形式组织形式：单总线、双总线，多级总线组织形式：单总线、双总线，多级总线单总线单总线特征：存储器和特征：存储器和I/O分时使用分时使用同一总线同一总线优点：结构简单，成本低廉，易于扩充优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长缺点：带宽有限，传输率不高（可能造成物理长度过长）度过长）10同步时钟地址信号数据信号控制信号MPURAMROMI/O接口接口外设外设ABDBCB11双总线双总线特征：存储总线特征：存储总线+I/O总线总线优点：提高了优点：提高了总线带宽和数据传输速率总线带宽和数据传输速率，克服单总，克服单总线共享的限制，以及存储线共享的限制，以及存储/IO访问速度不一致而对访问速度不一致而对总线的要求也不同的矛盾总线的要求也不同的矛盾缺点：缺点：CPU繁忙繁忙12多级总线多级总线特征：高速外设和低速外设分开使用不同的总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输优点：高效，进一步提高系统的传输带宽和数据传输速率速率缺点：复杂缺点：复杂13微机的典型多级总线结构微机的典型多级总线结构存储存储总线总线高速高速IO总线总线低速低速IO总线总线1415总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步16三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系结构17典型的控制信号典型的控制信号总线的控制信号的控制信号存存储器写信号器写信号存存储器器读信号信号I/O写信号写信号I/O读信号信号总线请求信号求信号总线授予信号授予信号中断中断请求信号求信号中断中断应答信号答信号时钟信号信号复位信号复位信号18总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步19总线的性能指标总线的性能指标 总线时钟频率：率：总线上的上的时钟信号信号频率率总线宽度：数据度：数据线、地址、地址线宽度度总线速率：速率：总线每秒所能每秒所能传输数据的最大次数。数据的最大次数。总线速率速率=总线时钟频率率/总线周期数周期数总线周期数：周期数：总线传送一次数据所需的送一次数据所需的时钟周期数周期数有些几个周期才能有些几个周期才能传输1 1个数据个数据总线带宽：总线每秒每秒传输的字的字节数数同步方式同步方式总线负载能力能力20总线宽度总线宽度总线宽度：度：笼统地地说，就是，就是总线所所设置的通信置的通信线路（路（线缆）的数目。具体地）的数目。具体地说，就是，就是总线内内设置用于置用于传送数据送数据的信号的信号线的数目的数目为数据数据总线宽度，用于度，用于传输地址的信号地址的信号线的数目的数目为地址地址总线宽度，如度，如8位、位、16位、位、32位、位、64位位等等数据数据总线宽度在很大程度上决定了度在很大程度上决定了计算机算机总线的性能的性能地址地址总线的的宽度度则决定了系决定了系统的的寻址能力址能力21总线带宽总线带宽总线带宽(bus band width)表示表示单位位时间内内总线能能传送的最大数据量（送的最大数据量（bps/Bps）用用“总线速率速率总线位位宽/8=时钟频率率总线位位宽/(8总线周期数周期数)”表示表示总线位位宽：数据信号：数据信号线的数目，同一的数目，同一时刻刻传输的数据位数的数据位数总线复用；成本、串复用；成本、串扰；时钟频率率总线偏离（偏离（skewskew）、兼容性）、兼容性22例例PCI总线的的频率率为33.3MHz，位，位宽为32位或位或64位，位，总线周期数周期数为1则PCI总线的的带宽为：33.332/8=133MB/s或或33.364/8=266MB/sCPU的前端的前端总线(FSB)频率率为400MHz，总线周期数周期数为1/2(即即1个个时钟周期周期传送送2次数据次数据)，位，位宽为64bit则FSB的的带宽为400/(1/2)(64/8)=12.8GB/s234.1.2 总线仲裁总线仲裁MPURAMROMI/O接口外设ABDBCB24总线主控制器的作用总线主控制器的作用总线系系统的的资源源分配与管理分配与管理提供提供总线定定时信号脉冲信号脉冲负责总线使用使用权的的仲裁仲裁不同不同总线协议的的转换和不同和不同总线间数据数据传输的的缓冲冲254.1.2 总线仲裁总线仲裁总线仲裁仲裁(arbitration)也称也称为总线判决，根据判决，根据连接到接到总线上的上的各功能模各功能模块所承担任所承担任务的的轻重重缓急，急，预先或先或动态地地赋予它予它们不不同的使用同的使用总线的的优先先级，当有多个模，当有多个模块同同时请求使用求使用总线时，总线仲裁仲裁电路路选出当前出当前优先先级最高的那个，并最高的那个，并赋予予总线控制控制权其目的是合理地控制和管理系其目的是合理地控制和管理系统中中多个主多个主设备的的总线请求求，以，以避免避免总线冲突冲突分布式分布式(对等式等式)仲裁仲裁控制控制逻辑分散在分散在连接于接于总线上的各个部件或上的各个部件或设备中中协议复复杂且昂且昂贵，效率高，效率高集中式集中式(主从式主从式)仲裁仲裁采用采用专门的控制器或仲裁器的控制器或仲裁器总线控制器或仲裁器可以是独立的模控制器或仲裁器可以是独立的模块或集成在或集成在CPU中中协议简单而有效，但而有效，但总体系体系统性能性能较低低26菊花链（串行）总线仲裁菊花链（串行）总线仲裁特点：各主控模块共用特点：各主控模块共用请求信号线和忙信号线请求信号线和忙信号线，其优先级别由其，其优先级别由其在链式允许信号线上的位置决定；在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目缺点：主控模块数目较多较多时，总线请求响应的时，总线请求响应的速度较慢速度较慢；主控主控模块模块1主控主控 模块模块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总线总线仲裁仲裁器器27并行仲裁并行仲裁各主控器有各主控器有独立的总线请求独立的总线请求BR、总线允许、总线允许BG，互不影响，互不影响总线仲裁器总线仲裁器直接识别直接识别所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备Ci发发BGi特点：各主控模块有独立的请求信号线和允许信号线，其优先特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；总线仲裁器总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）28串并行二维仲裁串并行二维仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总总线线仲仲裁裁器器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点29分布式总线仲裁方式分布式总线仲裁方式总线上各个上各个设备都有都有总线仲裁模仲裁模块当任何一个当任何一个设备申申请总线，置，置“总线忙忙”状状态，以阻，以阻止其他止其他设备同同时请求求IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线304.1.3 总线操作与时序总线操作与时序总线操作操作：计算机系算机系统中，通中，通过总线进行信息交行信息交换的的过程称程称为总线操作操作总线周期周期：总线设备完成一次完整信息交完成一次完整信息交换的的时间读/写存写存储器周期器周期读/写写IO口周期口周期DMA周期周期中断周期中断周期单个主控制器个主控制器系系统，则只需要只需要寻址址和和传数数两个两个阶段段多主控制器多主控制器系系统，总线操作周期一般分操作周期一般分为四个四个阶段段 总线请求及仲裁求及仲裁阶段段、寻址址阶段、段、传数数阶段和段和结束束阶段段31总线时序总线时序总线时序序是指是指总线事件的事件的协调方式，以方式，以实现可靠的可靠的寻址和数据址和数据传送送总线时序序类型型同步同步：所有：所有设备都采用一个都采用一个统一的一的时钟信号来信号来协调收收发双方的定双方的定时关系关系异步异步：依靠：依靠传送双方互相制送双方互相制约的握手的握手(handshake)信号来信号来实现定定时控制控制半同步半同步：具有同步：具有同步总线的高速度和异步的高速度和异步总线的适的适应性性32总线分类总线分类按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步33同步并行总线时序同步并行总线时序特点特点系系统使用使用同一同一时钟信号信号控制各模控制各模块完成数据完成数据传输一般一般一次一次读写操作可在一个写操作可在一个时钟周期内完成，周期内完成，时钟前、前、后沿分后沿分别指明指明总线操作周期的开始和操作周期的开始和结束束地址、数据及地址、数据及读/写等控制信号可在写等控制信号可在时钟沿沿处改改变优点：点：电路路设计简单，总线带宽大，数据大，数据传输速率快速率快缺点：缺点：时钟以最慢速以最慢速设备为准，高速准，高速设备性能将受到性能将受到影响影响同步时钟地址信号数据信号控制信号延时延时34异步并行总线时序异步并行总线时序特点：系特点：系统中可以中可以没有没有统一的一的时钟源源，模，模块之之间依靠依靠各种各种联络（握手）信号（握手）信号进行通信，以确定下一步的行通信，以确定下一步的动作作优点：点：全互全互锁方式可靠性高，适方式可靠性高，适应性性强缺点：缺点：控制复控制复杂，交互的，交互的联络过程会影响系程会影响系统工作速工作速度度地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号）撤销数据信号）已送出数据已送出数据（S发送数据信号）发送数据信号）35半同步并行总线时序半同步并行总线时序特点：同时使用主模块的特点：同时使用主模块的时钟信号和从模块的和从模块的联络信号优点：优点：兼有同步总线的速度和异步总线的可靠性与适应性兼有同步总线的速度和异步总线的可靠性与适应性Ready信号可作信号可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号364.2 总线标准总线标准总线标准又称准又称总线协议包括：包括：物理特性物理特性功能特性功能特性电气特性气特性时间特性特性37微机系统中的内总线（插板级总线）384.2.1 片内总线片内总线片内片内总线特点特点简单高效高效结构构简单：占用：占用较少的少的逻辑单元元时序序简单：提供：提供较高的速度高的速度接口接口简单：降低：降低IP核核连接的复接的复杂性性灵活，具有可复用性灵活，具有可复用性地址地址/数据数据宽度度可可变、互互联结构构可可变、仲裁机制仲裁机制可可变功耗低功耗低信号尽量不信号尽量不变、单向信号向信号线功耗低、功耗低、时序序简单片内片内总线标准准ARM的的AMBA、IBM的的CoreConnectSilicore的的Wishbone、Altera的的Avalon39ARM的的AMBA:Advanced Microcontroller Bus Architecture先先进高性能高性能总线AHB（Advanced High-performance Bus）适用于高性能和高吞吐适用于高性能和高吞吐设备之之间的的连接，如接，如CPU、片上存片上存储器、器、DMA设备、DSP等等先先进系系统总线ASB（Advanced System Bus）适用于高性能系适用于高性能系统模模块。与。与AHB的主要不同是的主要不同是读写数据采写数据采用了一条用了一条双向数据双向数据总线先先进外外设总线APB（Advanced Peripheral Bus）适用于低功耗外部适用于低功耗外部设备，经优化减少了功耗和接口复化减少了功耗和接口复杂度度适合适合较复复杂的的应用，需要遵守用，需要遵守较简单的操作的操作协议；拥有众有众多的第三方支持多的第三方支持40AMBA总线总线41AMBA2.0总线结构图总线结构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPBAPB桥桥 选选择择信信号号系统总线系统总线从模块接口从模块接口APB桥是在桥是在AMBA APB上唯一的总上唯一的总线主模块。线主模块。另外，另外，APB桥也是在更桥也是在更高层次系统高层次系统总线上的一总线上的一个从模块。个从模块。桥单元把系桥单元把系统总线传输统总线传输转化为转化为APB总线传输总线传输。APB总线总线 APB主要主要用于低用于低带宽的周的周边外外设之之间的的连接接 APB从单元的接口信号从单元的接口信号 在在APB里面唯一的主模块就是与里面唯一的主模块就是与AHB总线相接的总线相接的APB 桥。桥。APB传输传输 APB上的状上的状态图 APB写传输时序图写传输时序图 46APB读传输时序图读传输时序图 ARM处处 理理器核器核宽带片上宽带片上RAMDMA控控 制制器器宽带外部宽带外部RAM接口接口桥桥UART PIO定定 时时器器键键盘盘控控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器（最多支持多个主控制器（最多16个模块）；个模块）；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的典型的AMBA构架构架48AHB总线的接口信号总线的接口信号 AHB 系系统由主模由主模块(Master)、从模、从模块(Slave)和基和基础结构构(Infrastructure)3部分部分组成，整个成，整个AHB总线上的上的传输都都是由主模是由主模块发出，由从模出，由从模块负责回回应。基。基础结构构则由仲裁由仲裁器器(arbiter)、主模、主模块到从模到从模块的多路器、从模的多路器、从模块到主模到主模块的多路器的多路器、译码器、虚器、虚拟从模从模块、虚、虚拟主模主模块等等组成。成。AHB总线的接口信号总线的接口信号 时钟信号时钟信号仲裁信号仲裁信号地址信号地址信号控制信号控制信号写数据写数据读数据读数据响应信号响应信号 除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。AHB总线的互连总线的互连 50AHB基本传输过程基本传输过程 51AHB总线流水操作总线流水操作 52总线设计要素总线设计要素信号信号线类型型专用信号用信号线复用信号复用信号线总线仲裁方法仲裁方法集中仲裁集中仲裁分布仲裁分布仲裁总线定定时方法方法同步同步异步异步总线宽度度地址地址总线宽度度数据数据总线宽度度数据数据传输类型型读/写写/读-修改修改-写写/写后写后读/块传输（联系系传输）534.2.2 PCI总线总线Peripheral Component Interconnect，外部，外部设备互互连总线，在，在CPU与外与外设之之间提供了一条独立的数据通道，提供了一条独立的数据通道，使得每种使得每种设备都能直接与都能直接与CPU联系，支持即插即用系，支持即插即用PCI总线信号信号必必备的的PCI总线信号包括地址信号、数据信号、接信号包括地址信号、数据信号、接口控制信号、口控制信号、错误报告信号、仲裁信号和系告信号、仲裁信号和系统信号信号可可选的的PCI总线信号包括信号包括64位位总线扩展信号、接口展信号、接口控制信号、中断信号、控制信号、中断信号、Cache支持信号和支持信号和边界界扫描描信号信号54PCI总线架构总线架构PCI总线是多是多层次次总线55PCI总线插座示意图总线插座示意图根据根据电源源电压和位数不同分和位数不同分为4种种长插槽插槽188针，短插槽，短插槽124针56PCI插槽实物照片插槽实物照片57PCI总线信号总线信号58必备的必备的PCI总线信号总线信号地址和数据信号地址和数据信号AD31:0，双向三，双向三态C/BE3:0，双向三，双向三态，低有效，低有效PAR，奇偶校，奇偶校验信号，双向三信号，双向三态接口控制信号接口控制信号FRAME，帧周期信号，低周期信号，低电平有效平有效IRDY，主，主设备准准备好信号，低好信号，低电平有效平有效TRDY，从，从设备准准备好信号，低好信号，低电平有效平有效STOP，从，从设备要求主要求主设备停止当前数据停止当前数据传输，低，低电平有效平有效IDSEL，初始化，初始化设备选择，输入入DEVSEL，设备选择信号，低信号，低电平有效平有效59必备的必备的PCI总线信号（续）总线信号（续）错误报告信号告信号PERR，报告数据奇偶告数据奇偶检验错，低，低电平有效平有效SERR，系，系统出出错信号，低信号，低电平有效平有效仲裁信号仲裁信号REQ，总线占用占用请求信号，双向三求信号，双向三态，低有效，低有效GNT，总线占用允占用允许信号，双向信号，双向单台，低有效台，低有效系系统信号信号CLK：时钟，输入入RST，复位，复位，输入入60可选的可选的PCI总线信号总线信号64位位总线扩展信号展信号AD64:32，双向三，双向三态C/BE7:4，双向三，双向三态，低，低电平有效平有效REQ64，64传输请求，低求，低电平有效平有效ACK64，表示从，表示从设备将用将用64位位传输，低，低电平有效平有效PAR64，奇偶双字，奇偶双字节校校验，双向三，双向三态，低，低电平有效平有效接口控制信号接口控制信号LOCK，锁定信号，低定信号，低电平有效平有效中断信号中断信号INTA/INTB/INTC/INTD，中断信号，低，中断信号，低电平有效，漏平有效，漏极开路极开路61可选的可选的PCI总线信号（续）总线信号（续）Cache支持信号支持信号SBO，试探返回信号，低探返回信号，低电平有效，平有效，输入或入或输出出SDONE，表示命中一个，表示命中一个缓冲行，冲行，输入或入或输出。有效出。有效时，表，表明探明探测完成，无效完成，无效时，表明探，表明探测结果仍未确定果仍未确定边界界扫描信号描信号TDI，数据，数据输入入TDO，数据，数据输出出TCK，时钟TMS，模式，模式选择TRST，复位，复位62PCI总线读时序总线读时序突突发读时序，可序，可连续多字多字节操作操作T634.2.3 串行通信总线串行通信总线串行串行总线上的信息上的信息则按位按位传输，通常只需，通常只需1根或根或2根数据根数据线，没有地址没有地址总线、控制、控制总线采用差分信号采用差分信号(differential signal)传输技技术具有低功耗、低具有低功耗、低误码率、低串率、低串扰和低和低辐射等射等优点点高速串行高速串行总线的三大特征的三大特征差分信号差分信号传输以数据包形式以数据包形式传送信息送信息(地址、数据、命令地址、数据、命令)点点对点通信点通信串行通信的通信方式、距离、速率、差串行通信的通信方式、距离、速率、差错控制、控制、传输方式方式COMCOM口口 RS-232RS-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI串行扩展接口串行扩展接口I I2 2C CMicrowireMicrowire64串行数据的通信方式串行数据的通信方式单工单工半双工半双工全双工全双工65串行通信传输速率串行通信传输速率比特率比特率(bps)：系系统单位位时间内内传送送有效二有效二进制数制数据的位数据的位数波特率：波特率：通信通信线路上基本路上基本电信号信号状状态的的变化化频率率基波基波传送方式：比特率波特率送方式：比特率波特率载波波传送方式：比特率波特率送方式：比特率波特率n110、300、600、1200、2400、4800、9600、1520066串行通信的差错控制串行通信的差错控制差差错控制方式控制方式检错重重发ARQ(Automatic Repeat Request)：接：接收端收端检错并要求重并要求重发，要反，要反馈，通信效率低，差，通信效率低，差错控制控制简单前向前向纠错FEC(Forward Error Correction)：接收：接收端端纠正正错误，差，差错控制控制电路复路复杂混合混合纠错HEC(Hybrid Error Correction)：综合合前前2者，者，误码率低率低检错：如何如何发现传输中的中的错误，奇偶校，奇偶校验纠错：发现错误后后,如何消除和如何消除和纠正正错误，CRC67传输方式传输方式同步串行：收同步串行：收发双方需要使用（双方需要使用（传送）送）同一同一时钟信号信号异步串行：双方异步串行：双方时钟不要求不要求严格同步格同步同步串行同步串行同步方式：传输信息的同步方式：传输信息的字节与字节字节与字节之间、之间、位与位位与位之间均与时之间均与时钟严格同步钟严格同步通常以数据块为通常以数据块为基本单位基本单位进行传送进行传送68串行同步串行同步同步字符或同步标志或采用硬件同步信号同步字符或同步标志或采用硬件同步信号确定传送的起始确定传送的起始位位置，然后传送准备好的置，然后传送准备好的信息数据信息数据，最后发送，最后发送CRC校验字符校验字符同步串行数据传输格式同步串行数据传输格式69串行通信串行通信IIC串行数据串行数据线SDA、串行、串行时钟线SCLSDASCL微控制器微控制器ALCDADCRAM微控制器微控制器B70异步串行通信异步串行通信以以帧为基本单位帧为基本单位帧间异步帧间异步，无需使用（传送）同一时钟源，收发双方，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内的时钟在误差范围内帧内帧内各位按固定时序和顺序传送各位按固定时序和顺序传送71异步串行通信接收判决异步串行通信接收判决收收发双方的本地双方的本地时钟波特率因子波特率因子n波特率波特率Tn16时起始位起始位数据位数据位b0接收方检测接收方检测到低电平到低电平连续检测到连续检测到8 8次次低电平后确认收低电平后确认收到起始位到起始位收收到到起起始始位位后后每每隔隔1616个个时时钟钟脉脉冲冲T T对对数数据据线线采采样样1 1次次，以以确确保保可可以以在在稳稳定定状状态态接接收收到到该该bitbit数据数据8T16T16T接收到接收到的信号的信号本地本地时钟时钟72异步通信数据帧结构异步通信数据帧结构1位起始位，再从最低位（位起始位，再从最低位（b0）开始传送）开始传送7位信息位，位信息位，然后是然后是1位奇偶校验位，最后是位奇偶校验位，最后是1位（或位（或1.5位、位、2位）位）停止位停止位起始位D0D1D2D3D4D5D6校验位停止位1 0 1 0 1 0 0 1 1 0偶校验、一位停止位偶校验、一位停止位时传送数据时传送数据6565H H时的波时的波形形73常见总线列表常见总线列表74作业作业2，4，5，9，10，12，15.