七基于ARM的嵌入式系统硬件结构设计-课件

1嵌入式系统设计与实例开发嵌入式系统设计与实例开发基于基于3232位微处理器与实时操作系统位微处理器与实时操作系统基于基于ARMARM的硬件系统结构设计的硬件系统结构设计2009.42009.4 2本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计3七基于ARM的嵌入式系统硬件结构设计4七基于ARM的嵌入式系统硬件结构设计5七基于ARM的嵌入式系统硬件结构设计2410核心资源总线隔离驱动168Pin扩展槽网卡设备LCD驱动音频电路串口设备USB设备PCMCIAIDE/CF卡SD卡接口IO扩展电机等其他资源局部总线扩展总线6七基于ARM的嵌入式系统硬件结构设计稳态稳态ReadWrite稳态稳态7本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计8七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计 可通过软件选择大小端可通过软件选择大小端 地址空间地址空间:每个每个Bank 128Mbytes(总共总共 1GB)除除 bank0(16/32-bit)外，所有的外，所有的Bank都可以通过编程选择总线宽都可以通过编程选择总线宽度度=(8/16/32-bit)共共 8 个个banksl6个个Bank用于控制用于控制 ROM,SRAM,etc.l剩余的两个剩余的两个Bank用于控制用于控制 ROM,SRAM,SDRAM,etc.7个个Bank固定起始地址；固定起始地址；最后一个最后一个Bank可调整起始地址；可调整起始地址；最后两个最后两个Bank大小可编程大小可编程所有所有Bank存储周期可编程控制；存储周期可编程控制；9七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计10七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计11七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计12七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计13七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计14七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计15七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计16七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计17七基于ARM的嵌入式系统硬件结构设计NORNOR和和NANDNAND是现在市场上两种主要的非易失闪存技术是现在市场上两种主要的非易失闪存技术lNORNOR的读速度比的读速度比NANDNAND稍快一些稍快一些lNANDNAND的写入速度比的写入速度比NORNOR快很多快很多lNANDNAND的擦除速度远比的擦除速度远比NORNOR的快的快l大多数写入操作需要先进行擦除操作大多数写入操作需要先进行擦除操作lNANDNAND的擦除单元更小，相应的擦除电路更少的擦除单元更小，相应的擦除电路更少18七基于ARM的嵌入式系统硬件结构设计lNOR flashNOR flash带有带有SRAMSRAM接口，线性寻址，可以很容易地存接口，线性寻址，可以很容易地存取其内部的每一个字节取其内部的每一个字节lNAND flashNAND flash使用复用接口和控制使用复用接口和控制IOIO多次寻址存取数据多次寻址存取数据lNANDNAND读和写操作采用读和写操作采用512512字节的块，这一点有点像硬盘字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备管理，此类操作易于取代硬盘等类似的块设备19七基于ARM的嵌入式系统硬件结构设计lNAND flashNAND flash生产过程更为简单，成本低生产过程更为简单，成本低l常见的常见的NOR flashNOR flash为为128KB128KB16MB16MB，而，而NANDNANDflashflash通常有通常有8 8128MB128MBlNORNOR主要应用在代码存储介质中，主要应用在代码存储介质中，NANDNAND适合于数据存储适合于数据存储lNANDNAND在在CompactFlashCompactFlash、Secure DigitalSecure Digital、PC CardsPC Cards和和MMCMMC存储存储卡市场上所占份额最大卡市场上所占份额最大20本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/O系统设计系统设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计21七基于ARM的嵌入式系统硬件结构设计lI/OI/O子系统：子系统：I/OI/O设备、相关的设备驱动程序和设备、相关的设备驱动程序和I/OI/O子系统组成嵌入式子系统组成嵌入式I/OI/O子系统。子系统。lI/OI/O子系统的目标是对子系统的目标是对RTOSRTOS和应用程序员隐藏设备特定的信息，并且对和应用程序员隐藏设备特定的信息，并且对系统的外围系统的外围I/OI/O设备提供一个统一的访问方法。设备提供一个统一的访问方法。22七基于ARM的嵌入式系统硬件结构设计l从系统软件开发者角度看，从系统软件开发者角度看，I/OI/O操作意味着与设备的通信、操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传对设备编程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。备的物理特性，如寄存器的定义和设备的访问方法。l从从RTOSRTOS的角度看，的角度看，I/OI/O操作意味着对操作意味着对I/OI/O请求定位正确的设备，请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。有时要求请求。有时要求RTOSRTOS保证对设备的同步访问。保证对设备的同步访问。RTOSRTOS必须进行必须进行抽象，对应用程序员隐含设备的特性。抽象，对应用程序员隐含设备的特性。l从应用程序员角度看，从应用程序员角度看，目标是找到一个简单、统一和精练的目标是找到一个简单、统一和精练的方法与系统中出现的所有类型的设备通信。方法与系统中出现的所有类型的设备通信。23七基于ARM的嵌入式系统硬件结构设计1 1）I/OI/O接口独立编址接口独立编址端口映端口映射方式射方式l这种编址方式是将存储器地址这种编址方式是将存储器地址空间和空间和I/OI/O接口地址空间分开接口地址空间分开设置，互不影响。设有专门的设置，互不影响。设有专门的输入指令（输入指令（ININ）和输出指令）和输出指令（OUTOUT）来完成）来完成I/OI/O操作。操作。主要优点：主要优点：内存地址空间与内存地址空间与I/OI/O接口地址空间分开，互不影响，译码电接口地址空间分开，互不影响，译码电路较简单，并设有专门的路较简单，并设有专门的I/OI/O指令，所以编程序易于区分，且执行时间指令，所以编程序易于区分，且执行时间短，快速性好。短，快速性好。缺点：缺点：只用只用I/OI/O指令访问指令访问I/OI/O端口，功能有限且要采用专用端口，功能有限且要采用专用I/OI/O周期和专周期和专用用I/OI/O控制线，使微处理器复杂化。控制线，使微处理器复杂化。24七基于ARM的嵌入式系统硬件结构设计2 2）I/OI/O接口与存储器统一编址方式接口与存储器统一编址方式内内存映射存映射l这种编址方式不区分存储器地址空间和这种编址方式不区分存储器地址空间和I/OI/O接口地址空间，把所有的接口地址空间，把所有的I/OI/O接口的接口的端口都当作是存储器的一个单元对待，端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输器统一编号的地址号。也不设专门的输入入/输出指令，所有传送和访问存储器的输出指令，所有传送和访问存储器的指令都可用来对指令都可用来对I/OI/O接口操作。接口操作。主要优点：主要优点：访问内存的指令都可用于访问内存的指令都可用于I/OI/O操作，数据处理功能强；同时操作，数据处理功能强；同时I/OI/O接口可与存储器部分共用译码和控制电路。接口可与存储器部分共用译码和控制电路。缺点：缺点：一是一是I/OI/O接口要占用存储器地址空间的一部分；二是因不用专门接口要占用存储器地址空间的一部分；二是因不用专门的的I/OI/O指令，程序中较难区分指令，程序中较难区分I/OI/O操作。操作。25七基于ARM的嵌入式系统硬件结构设计DMA I/ODMA I/OlDMADMA允许设备直接访问内存而不用包含处理器，在数据传输操作开允许设备直接访问内存而不用包含处理器，在数据传输操作开始之前，处理器设置始之前，处理器设置DMADMA控制器，在数据传输期间，读写操作均不控制器，在数据传输期间，读写操作均不通过处理器。通过处理器。lDMADMA传输速度取决于传输速度取决于I/OI/O设备的传输速度、内存设备的速度和设备的传输速度、内存设备的速度和DMADMA控控制器的速度。制器的速度。l通过指定源地址、目的内存地址和传输到通过指定源地址、目的内存地址和传输到DMADMA控制器长度，处理器控制器长度，处理器建立传输操作。建立传输操作。26七基于ARM的嵌入式系统硬件结构设计 根据设备如何处理与系统之间的数据传输方法可将设根据设备如何处理与系统之间的数据传输方法可将设备分为字符模式设备和块模式设备备分为字符模式设备和块模式设备l字符模式设备：允许非结构的数据传输。数据传输典型字符模式设备：允许非结构的数据传输。数据传输典型地采用串行的形式，每次一个字节；字符设备通常是地采用串行的形式，每次一个字节；字符设备通常是简单的设备，如串口、键盘等；当系统到设备的传输简单的设备，如串口、键盘等；当系统到设备的传输速率高于设备的处理速率时，设备驱动程序开设缓冲速率高于设备的处理速率时，设备驱动程序开设缓冲区，缓存这些数据；区，缓存这些数据；l块模式设备：每次传输一个数据块。采用硬件方式控制块模式设备：每次传输一个数据块。采用硬件方式控制数据块的大小，有时需要采用固定的传输协议，如数据块的大小，有时需要采用固定的传输协议，如USBUSB、以太网等设备、以太网等设备27七基于ARM的嵌入式系统硬件结构设计Create()Open()Read()Write()Close()Loctl()Destroy()Driver_Create()Driver_Open()Driver_Read()Driver_Write()Driver_Close()Driver_Loctl()Driver_Destroy()I/OI/O操作操作设备驱动程序设备驱动程序应应 用用设设 备备28七基于ARM的嵌入式系统硬件结构设计 I/OI/O接口电路也简称接口电路。它是主机和外围设备之接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。设置接口电路之间的信息交换中起着桥梁和纽带作用。设置接口电路的必要性：的必要性：a)a)解决解决CPUCPU和外围设备之间的时序配合和通信联络问题。和外围设备之间的时序配合和通信联络问题。b)b)解决解决CPUCPU和外围设备之间的数据格式转换和匹配问题。和外围设备之间的数据格式转换和匹配问题。c)c)解决解决CPUCPU的负载能力和外围设备端口选择问题。的负载能力和外围设备端口选择问题。29七基于ARM的嵌入式系统硬件结构设计lI/O接口接口l接口的概念接口的概念lCPU与外部设备的接口（与外部设备的接口（I/O适配器）适配器）l接口的功能接口的功能l控制控制 l缓冲缓冲l状态状态 l转换转换l整理整理 l程序中断程序中断 30lI/O接口接口l3种寄存器种寄存器l数据寄存器、控制寄存器和状态寄存器数据寄存器、控制寄存器和状态寄存器七基于ARM的嵌入式系统硬件结构设计数据寄存器状态寄存器控制寄存器I/O接口芯片去I/O设备去CPU31七基于ARM的嵌入式系统硬件结构设计lI/O设备寻址设备寻址lI/O寻址寻址l定位定位I/O设备内部的寄存器（或一小块存储器）设备内部的寄存器（或一小块存储器）l与存储器共享总线与存储器共享总线l存储器映像法存储器映像法l混合编址混合编址CPU存储器地址总线数据总线读信号写总线译码I/O接口译码32七基于ARM的嵌入式系统硬件结构设计lI/O设备寻址设备寻址lI/O隔离法隔离法l独立编址独立编址l信号线信号线MERQ/IORQl地址空间地址空间CPU存储器地址总线数据总线读信号写总线I/O接口MERQ/IORQ33lI/O设备的数据输入设备的数据输入/输出输出l输入过程输入过程lCPU把一个地址值放在地址总线上，这一步将选择某一输入设备把一个地址值放在地址总线上，这一步将选择某一输入设备;lCPU等候输入设备的数据成为有效；等候输入设备的数据成为有效；lCPU从数据总线读入数据，并放在一个相应的寄存器中。从数据总线读入数据，并放在一个相应的寄存器中。l输出过程输出过程lCPU把一个地址值放在地址总线上，选择输出设备；把一个地址值放在地址总线上，选择输出设备；lCPU把数据放在数据总线上；把数据放在数据总线上；l输出设备认为数据有效，从而把数据取走。输出设备认为数据有效，从而把数据取走。l究竟什么时候数据才成为有效?七基于ARM的嵌入式系统硬件结构设计34lI/O设备的定时方式设备的定时方式l简单的外围设备简单的外围设备l机械开关、二极管（无需定时机制，机械开关、二极管（无需定时机制，CPU只要接收或发送数据就可以了）只要接收或发送数据就可以了）l慢速或中速的外围设备慢速或中速的外围设备l速度和速度和CPU速度不在一个数量级，或不规则时间间隔操作速度不在一个数量级，或不规则时间间隔操作(键盘键盘)l异步定时方式异步定时方式l中断方式中断方式l查询方式查询方式l高速的外围设备高速的外围设备l以相等的时间间隔操作，采样同步定时方式以相等的时间间隔操作，采样同步定时方式 l时钟脉冲控制时钟脉冲控制 lDMA七基于ARM的嵌入式系统硬件结构设计35七基于ARM的嵌入式系统硬件结构设计lI/O控制方式控制方式l低速设备低速设备l程序查询方式程序查询方式l程序中断方式程序中断方式l高速设备高速设备lDMAl通道方式通道方式l外围处理机（外围处理机（PPU）方式）方式36lI/O接口接口l程序查询方式程序查询方式l读操作流程读操作流程1.CPU测试测试I/O设备状态，等待空闲设备状态，等待空闲2.CPU下达读命令，测试状态寄存器下达读命令，测试状态寄存器3.把数据寄存器中的数据读入到把数据寄存器中的数据读入到CPU中中4.重复执行以上各步重复执行以上各步l写操作流程写操作流程1.CPU测试测试I/O设备状态，等待空闲设备状态，等待空闲2.把数据传输到把数据传输到I/O接口芯片的数据寄接口芯片的数据寄存器中存器中3.CPU下达写命令下达写命令4.重复执行以上各步重复执行以上各步七基于ARM的嵌入式系统硬件结构设计CPUI/O设备37七基于ARM的嵌入式系统硬件结构设计lI/O接口接口l中断中断l一种实现一种实现CPU和和I/O设备间异步操作的机制设备间异步操作的机制38七基于ARM的嵌入式系统硬件结构设计lI/O接口接口l中断中断l响应时间（现场保存）响应时间（现场保存）l中断优先级中断优先级l可屏蔽中断可屏蔽中断l不可屏蔽中断不可屏蔽中断l中断向量（地址）中断向量（地址）l固定固定/不固定不固定39CPUPC 设备设备状态寄存器数据寄存器中断请求中断应答数据/地址七基于ARM的嵌入式系统硬件结构设计中断处理40lI/O接口接口lDMAlI/O设备和存储器直接进行数据传输设备和存储器直接进行数据传输l使用场合使用场合l速度快，适用于数据连续传输的高速设备速度快，适用于数据连续传输的高速设备l基本操作过程基本操作过程l从外围设备发出从外围设备发出DMA请求；请求；lCPU响应请求，把响应请求，把CPU工作改成工作改成DMA操作方式，操作方式，DMA控制器从控制器从CPU接管总线的控制；接管总线的控制；l由由DMA控制器对内存寻址，并执行数据传送的操作；控制器对内存寻址，并执行数据传送的操作；l向向CPU报告报告DMA操作的结束。操作的结束。七基于ARM的嵌入式系统硬件结构设计41七基于ARM的嵌入式系统硬件结构设计lI/O接口接口lDMA传输方式传输方式l停止停止CPU访问内存访问内存42七基于ARM的嵌入式系统硬件结构设计lI/O接口接口lDMA传输方式传输方式l周期挪用周期挪用43七基于ARM的嵌入式系统硬件结构设计lI/O接口接口lDMA传输方式传输方式lDMA与与CPU交替访问内存交替访问内存44七基于七基于ARM的嵌入式系统硬件结构设计的嵌入式系统硬件结构设计45七基于ARM的嵌入式系统硬件结构设计l宿主机调试器通过固定的协议控制下位机（协议转换器）。比如，宿主机调试器通过固定的协议控制下位机（协议转换器）。比如，SDTSDT中通过中通过AngelAngel协议或者第三方调试器所提供的协议协议或者第三方调试器所提供的协议l宿主机调试器只发送宏观的命令，比如：宿主机调试器只发送宏观的命令，比如：程序运行、终止。读内存、程序运行、终止。读内存、ARMARM寄存器等寄存器等l通讯的介质可以是串口、并口、以太网、通讯的介质可以是串口、并口、以太网、USBUSB等等46七基于ARM的嵌入式系统硬件结构设计lJTAGJTAG是是Joint Test Action GroupJoint Test Action Group的缩写是的缩写是IEEE1149.1IEEE1149.1标准标准lJTAGJTAG的建立使得集成电路固定在的建立使得集成电路固定在PCBPCB上，只通过边界扫描便可以被上，只通过边界扫描便可以被测试测试l在在ARM7TDMIARM7TDMI处理器中，可以通过处理器中，可以通过JTAGJTAG直接控制直接控制ARMARM的内部总线，的内部总线，IOIO口等信息，从而达到调试的目的口等信息，从而达到调试的目的47七基于ARM的嵌入式系统硬件结构设计嵌入式开发板和嵌入式开发板和PC机的通讯电缆可以按照如图所示的方式连接。机的通讯电缆可以按照如图所示的方式连接。48七基于ARM的嵌入式系统硬件结构设计l S3C2410A S3C2410A 的的UART(Universal Asynchronous Receiver UART(Universal Asynchronous Receiver and Transmitter)and Transmitter)提供了三个独立的异步串行提供了三个独立的异步串行I/OI/O口，每口，每一个都可以工作在中断模式或一个都可以工作在中断模式或DMADMA模式，即模式，即UARTUART可以产生中可以产生中断或断或DMADMA请求以在请求以在CPUCPU和和UARTUART之前传送数据，使用系统时钟，之前传送数据，使用系统时钟，UARTUART最高可以支持最高可以支持230.4K bps 230.4K bps 的位传输率。的位传输率。l如果采用外部带时钟的如果采用外部带时钟的UARTUART，则，则UARTUART可以实现更度速度的可以实现更度速度的传输；传输；l每个每个UARTUART包括包括2 2个个16Byte16Byte的接收的接收/发送发送FIFOFIFO。49七基于ARM的嵌入式系统硬件结构设计50七基于ARM的嵌入式系统硬件结构设计l在一条传输线上完成单向传输。在一条传输线上完成单向传输。l将传输数据的字符一位接一位的传送。将传输数据的字符一位接一位的传送。l接收方对于同一条线上的一连串连续数学信号，首先将接收方对于同一条线上的一连串连续数学信号，首先将其分割成位，再按位组成字符。其分割成位，再按位组成字符。l每个字符需要确定起始位和结束位，字符与字符间还可每个字符需要确定起始位和结束位，字符与字符间还可能有长度不定的空闲时间，因此传输效率较低。能有长度不定的空闲时间，因此传输效率较低。51七基于ARM的嵌入式系统硬件结构设计发送前：线路处于空闲状态，连续发送发送前：线路处于空闲状态，连续发送“1”开始发送：首先，发送一位起始位开始发送：首先，发送一位起始位“0”然后，发送连续的二进制位，数据位可以为然后，发送连续的二进制位，数据位可以为5、6、7、8 随后，紧跟一位奇偶校验位（可选择奇随后，紧跟一位奇偶校验位（可选择奇/偶偶/无校验）无校验）最后，发送停止位最后，发送停止位“1”，可以有，可以有1位、位、1.5位或位或2位停止位停止位位52七基于ARM的嵌入式系统硬件结构设计lEIA RS-232C 物理特征：物理特征：DB-25 DB-15 DB-9 信号连线：保护地、信号连线：保护地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、R1 电平规定：电平规定：-5V -15V 之间的电平表示逻辑之间的电平表示逻辑“1”+5V +15V 之间的电平表示逻辑之间的电平表示逻辑“0”5354七基于ARM的嵌入式系统硬件结构设计串口初始化串口初始化发送数据发送数据接收数据接收数据55l显示设备显示设备l单个单个LEDLED显示器显示器l一个发光二极管，亮一个发光二极管，亮/灭代表着一个二进制数灭代表着一个二进制数l典型电流典型电流5 520mA20mAlCPUCPU数据线通过驱动反相数据线通过驱动反相(或同相或同相)驱动器驱动驱动器驱动七基于ARM的嵌入式系统硬件结构设计I/O端口D7D0VCC与CPU相连56七基于ARM的嵌入式系统硬件结构设计l键盘模块可能用来输入数字型数据或者选择控制设备的键盘模块可能用来输入数字型数据或者选择控制设备的操作模式。操作模式。l键盘有两种方案：一是采用现有的一些芯片实现键盘扫键盘有两种方案：一是采用现有的一些芯片实现键盘扫描；再就是用软件实现键盘扫描。嵌入式控制器的功能描；再就是用软件实现键盘扫描。嵌入式控制器的功能很强，可能允分利用这一资源。很强，可能允分利用这一资源。57l两两组组信信号号线线：输输出出信信号号线线（行行线线），输输入入信信号号线线（列列线线）。列列信信号号线线一一般般通通过过电电阻阻与与电电源源正正极极相相连。连。七基于ARM的嵌入式系统硬件结构设计D0D1D2D3D4 D5 D6 D7RRRRVcc0123456789ABCDEF44阵列的键盘键盘的行信号线和列信号线均由CPU通过数据线加以控制，CPU通过数据线向行信号线上输出全“0”信号，然后通过数据线读取列信号，若键盘阵列中无任何键按下，则读到的列信号必然是全“1”信号，否则就是非全“1”信号。若是非全“1”信号时，CPU再在行信号线上输出“步进的0”信号，既逐行输出“0”信号，来判断被按下的键具体在哪一行上，然后产生对应的键码。58一一个个瞬瞬时时接接触触开开关关（按按钮钮）放放置置在在每每一一行行与与线线一一列列的的交交叉叉点点。矩矩阵阵所所需需的的键键的的数数目目显显然然根根据据应应用用程程序序而而不不同同。每每一一行行由由一一个个输输出出端端口口的的一一位位驱驱动动，而而每每一一列列由由一一个个电电阻阻器器上上拉且供给输入端口一位。拉且供给输入端口一位。七基于ARM的嵌入式系统硬件结构设计59键盘扫描过程就是让微处理器按有规律的时间间键盘扫描过程就是让微处理器按有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。每个键被隔查看键盘矩阵，以确定是否有键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。扫描码，根据按下的键来判定应该采取什么行动。l消抖算法：消抖算法：l组合键处理组合键处理七基于ARM的嵌入式系统硬件结构设计60本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计61七基于ARM的嵌入式系统硬件结构设计LCDLCD显示模块显示模块液晶显示是一种被动的显示，它不能发光，只能使用周围环液晶显示是一种被动的显示，它不能发光，只能使用周围环境的光。它显示图案或字符只需很小能量。液晶显示所用的液晶材境的光。它显示图案或字符只需很小能量。液晶显示所用的液晶材料是一种兼有液态和固体双重性质的有机物，它的棒状结构在液晶料是一种兼有液态和固体双重性质的有机物，它的棒状结构在液晶盒内一般平行排列，但在电场作用下能改变其排列方向。盒内一般平行排列，但在电场作用下能改变其排列方向。LCDLCD的背光：的背光：lELEL（场致发光）：（场致发光）：2000-30002000-3000小时小时l和和LEDLED光源：字符模式，光源：字符模式，5000050000小时小时62七基于ARM的嵌入式系统硬件结构设计l反射型反射型LCDLCD：底偏光片后面加了一块反射板，它一般在户外和光线：底偏光片后面加了一块反射板，它一般在户外和光线良好的办公室使用。良好的办公室使用。l透射型透射型LCDLCD：底偏光片是透射偏光片，它需要连续使用背光源，一：底偏光片是透射偏光片，它需要连续使用背光源，一般在光线差的环境使用。般在光线差的环境使用。l透反射型透反射型LCDLCD：是处于以上两者之间，底偏光片能部分反光，一般：是处于以上两者之间，底偏光片能部分反光，一般也带背光源，光线好的时候，可关掉背光源；光线差时，可点亮也带背光源，光线好的时候，可关掉背光源；光线差时，可点亮背光源使用背光源使用LCDLCD。63七基于ARM的嵌入式系统硬件结构设计64lLCDLCD通常由两种方式，一种是带有驱动芯片的通常由两种方式，一种是带有驱动芯片的LCDLCD模块，基本上属模块，基本上属于半成品于半成品l一些新型的嵌入式处理器也可以直接使用芯片上的内置一些新型的嵌入式处理器也可以直接使用芯片上的内置LCDLCD控制器控制器来构造显示模块，比如：来构造显示模块，比如：s3c2410s3c2410可以支持可以支持STNSTN的彩色的彩色/灰度灰度/单色单色三种模式和三种模式和TFTTFT模式，灰度模式下可支持模式，灰度模式下可支持4 4级灰度和级灰度和1616级灰度，彩级灰度，彩色模式下最多支持色模式下最多支持256256色，色，LCDLCD的实际尺寸可支持到的实际尺寸可支持到640X480640X480。七基于ARM的嵌入式系统硬件结构设计65七基于ARM的嵌入式系统硬件结构设计l一般带有驱动模块的一般带有驱动模块的LCDLCD显示屏使用这种驱动方式，由显示屏使用这种驱动方式，由于于LCDLCD已经带有驱动硬件电路，因此模块给出的是总线已经带有驱动硬件电路，因此模块给出的是总线接口，便于与单片机的总线进行接口。接口，便于与单片机的总线进行接口。l驱动模块具有八位数据总线，外加一些电源接口和控制驱动模块具有八位数据总线，外加一些电源接口和控制信号。而且自带显示缓存，只需要将要显示的内容送到信号。而且自带显示缓存，只需要将要显示的内容送到显示缓存中就可以实现内容的显示。由于只有八条数据显示缓存中就可以实现内容的显示。由于只有八条数据线，因此常常通过引脚信号来实现地址与数据线复用，线，因此常常通过引脚信号来实现地址与数据线复用，以达到把相应数据送到相应显示缓存的目的。以达到把相应数据送到相应显示缓存的目的。66七基于ARM的嵌入式系统硬件结构设计lS3C2410XS3C2410X中具有内置的中具有内置的LCDLCD控制器，它具有将显示缓存控制器，它具有将显示缓存（在系统存储器中）中的（在系统存储器中）中的LCDLCD图象数据传输到外部图象数据传输到外部LCDLCD驱驱动电路的逻辑功能。动电路的逻辑功能。lS3C2410XS3C2410X中内置的中内置的LCDLCD控制器可支持灰度控制器可支持灰度LCDLCD和彩色和彩色LCDLCD。在灰度。在灰度LCDLCD上，使用基于时间的抖动算法（上，使用基于时间的抖动算法（time-time-based dithering algorithmbased dithering algorithm）和）和FRC(Frame Rate FRC(Frame Rate Control)Control)方法，可以支持单色、方法，可以支持单色、4 4级灰度和级灰度和1616级灰度模级灰度模式的灰度式的灰度LCDLCD。在彩色在彩色LCDLCD上，可以支持上，可以支持256256级彩色。对级彩色。对于不同尺寸的于不同尺寸的LCDLCD，具有不同数量的垂直和水平象素、，具有不同数量的垂直和水平象素、数据接口的数据宽度、接口时间及刷新率，而数据接口的数据宽度、接口时间及刷新率，而LCDLCD控制控制器可以进行编程控制相应的寄存器值，以适应不同的器可以进行编程控制相应的寄存器值，以适应不同的LCDLCD显示板。显示板。67七基于ARM的嵌入式系统硬件结构设计嵌入嵌入式处式处理器理器LCD模块模块数据数据总线总线寄存器选择寄存器选择使能信号使能信号有有LCD控制控制器的嵌入式器的嵌入式处理器处理器LCDLCD控制信控制信号线号线68 从系统结构上来讲，由于显示器模块中已经有显示存从系统结构上来讲，由于显示器模块中已经有显示存储器。显存中的每一个单元对应储器。显存中的每一个单元对应LCDLCD上的一个点，只要上的一个点，只要显存中的内容改变，显示结果便进行刷新。于是便存显存中的内容改变，显示结果便进行刷新。于是便存在两种刷新：在两种刷新：1 1直接根据系统要求对显存进行修改，一种是只需修改相应的局直接根据系统要求对显存进行修改，一种是只需修改相应的局部就可以，不需要判断覆盖等；另一种就是有覆盖问题，计算起部就可以，不需要判断覆盖等；另一种就是有覆盖问题，计算起来比较复杂，而且每做一点小的屏幕改变就进行刷新，将增加系来比较复杂，而且每做一点小的屏幕改变就进行刷新，将增加系统负担。统负担。2 2 专门开辟显示内存，在需要刷新时候由程序进行显示更新。这专门开辟显示内存，在需要刷新时候由程序进行显示更新。这样，不但可以减轻总线负荷，而且也比较合理，在有需要的时候样，不但可以减轻总线负荷，而且也比较合理，在有需要的时候进行统一的显示更新，界面也可以比较美观，不致由于无法预料进行统一的显示更新，界面也可以比较美观，不致由于无法预料的刷新动作导致显示界面闪烁。的刷新动作导致显示界面闪烁。七基于ARM的嵌入式系统硬件结构设计69七基于ARM的嵌入式系统硬件结构设计70七基于ARM的嵌入式系统硬件结构设计71七基于ARM的嵌入式系统硬件结构设计1 1、实现过程简述：、实现过程简述：就是将要显示的数据放到一个特定的地址，这个特定的就是将要显示的数据放到一个特定的地址，这个特定的地址就是地址就是frame memoryframe memory（帧存储器），这块空间是在系（帧存储器），这块空间是在系统内存中。统内存中。然后然后LCDLCD控制器将这些数据配合控制信号送到控制器将这些数据配合控制信号送到LCDLCD驱动器驱动器完成显示。完成显示。有相应的寄存器来设定这个地址及其大小。与显示数据有相应的寄存器来设定这个地址及其大小。与显示数据相配合完成显示的控制信号时序也是由相应的寄存器来相配合完成显示的控制信号时序也是由相应的寄存器来完成的。这些寄存器都在完成的。这些寄存器都在LCDLCD的控制器中。的控制器中。72七基于ARM的嵌入式系统硬件结构设计REGBANK REGBANK 是是LCDLCD控制器的寄存器组，用来对控制器的寄存器组，用来对LCDLCD控制器的各项参数进行设置。控制器的各项参数进行设置。而而 LCDCDMA LCDCDMA 则是则是LCDLCD控制器专用的控制器专用的DMADMA信道，负责将视频资料从系统总线信道，负责将视频资料从系统总线（System BusSystem Bus）上取来，通过）上取来，通过 VIDPRCS VIDPRCS 从从VD23:0VD23:0发送给发送给LCDLCD屏。同时屏。同时 TIMEGEN TIMEGEN 和和 LPC3600 LPC3600 负责产生负责产生 LCDLCD屏所需要的控制时序，例如屏所需要的控制时序，例如VSYNCVSYNC、HSYNCHSYNC、VCLKVCLK、VDENVDEN，然后从，然后从 VIDEO MUX VIDEO MUX 送给送给LCDLCD屏。屏。73七基于ARM的嵌入式系统硬件结构设计lLCDLCD控制寄存器（控制寄存器（5 5个）个）l帧缓冲开始地址寄存器（帧缓冲开始地址寄存器（3 3个）个）l临时调色板寄存器（临时调色板寄存器（Temp Palette RegisterTemp Palette Register）lLCDLCD中断屏蔽寄存器（中断屏蔽寄存器（LCD Interrupt LCD Interrupt Mask Register Mask Register）lLPC3600LPC3600控制寄存器（控制寄存器（LPC3600 Control Register LPC3600 Control Register）74七基于ARM的嵌入式系统硬件结构设计lLCDLCD显示模块由显示模块由S3C2410S3C2410的的LCDLCD控制器和控制器和64K64K色彩色色彩色LCDLCD显示器显示器组成。组成。l其显示方式以直接操作显示缓冲区的内容进行，其显示方式以直接操作显示缓冲区的内容进行，LCDLCD控制控制器会通过器会通过DMADMA从显示缓冲区中获取数据，不需要从显示缓冲区中获取数据，不需要CPUCPU干预。干预。l本系统采用的本系统采用的LCDLCD分辨率为分辨率为640X480640X480，工作在，工作在64k64k色彩色显色彩色显示模式，在该模式下，显示缓冲区中的示模式，在该模式下，显示缓冲区中的2 2个字节数据代表个字节数据代表LCDLCD上的一个点的颜色信息，因此，所需要的显示缓冲区上的一个点的颜色信息，因此，所需要的显示缓冲区大小为大小为640X480X2640X480X2字节。字节。75七基于ARM的嵌入式系统硬件结构设计l初始化初始化LCDLCD端口，由于端口，由于LCDLCD控制端口与控制端口与CPUCPU的的GPIOGPIO端口是复端口是复用的，因此必须设置相应寄存器为用的，因此必须设置相应寄存器为LCDLCD驱动控制端口驱动控制端口l申请显示缓冲区，大小为申请显示缓冲区，大小为640X480X2640X480X2字节字节l初始化初始化LCDLCD控制寄存器，包括设置控制寄存器，包括设置LCDLCD分辨率，扫描频率，分辨率，扫描频率，显示缓冲区等。显示缓冲区等。76七基于ARM的嵌入式系统硬件结构设计触摸屏的分类触摸屏的分类l电阻式触摸屏电阻式触摸屏 l表面声波触摸屏表面声波触摸屏 l红外式触摸屏红外式触摸屏 l电容式触摸屏电容式触摸屏77七基于ARM的嵌入式系统硬件结构设计l电阻技术触摸屏是一种对外界完全隔离的工作电阻技术触摸屏是一种对外界完全隔离的工作环境，故不怕灰尘、水汽和油污，可以用任何环境，故不怕灰尘、水汽和油污，可以用任何物体来触摸，比较适合工业控制领域及办公室物体来触摸，比较适合工业控制领域及办公室内有限人的使用。内有限人的使用。l分为四线电阻和五线电阻触摸屏分为四线电阻和五线电阻触摸屏78七基于ARM的嵌入式系统硬件结构设计79七基于ARM的嵌入式系统硬件结构设计l在触摸点在触摸点X X、Y Y坐标的测量过程中，测量电压与测量点的等效电路图所坐标的测量过程中，测量电压与测量点的等效电路图所示，图中示，图中P P为测量点为测量点 XVYY80七基于ARM的嵌入式系统硬件结构设计81七基于ARM的嵌入式系统硬件结构设计l实现触摸屏的驱动选择控制（实现触摸屏的驱动选择控制（X X、Y Y通道）通道）l对于输入电压或附加电压进行对于输入电压或附加电压进行ADAD转换转换l同步串行接口同步串行接口l最大转换速率最大转换速率125KHz125KHzl可编程控制可编程控制8 8位或者位或者1212位转换模式位转换模式l工作电压工作电压2.7V-5.0V2.7V-5.0Vl两个附加的输入端口两个附加的输入端口82七基于ARM的嵌入式系统硬件结构设计83七基于ARM的嵌入式系统硬件结构设计l同步串口（同步串口（SIOSIO）向）向ADS7843ADS7843发送控制字发送控制字l转换完成后从转换完成后从ADS7843ADS7843串口读出电压转换值串口读出电压转换值 A/DA/D转换时序（每次转换需要转换时序（每次转换需要2424个时钟周期）个时钟周期）84七基于ARM的嵌入式系统硬件结构设计lFM 7843FM 7843送回控制器的送回控制器的X X与与Y Y值仅是对当前触摸点的电压值的值仅是对当前触摸点的电压值的A/DA/D转转换值，它不具有实用价值。这个值的大小不但与触摸屏的分辨率换值，它不具有实用价值。这个值的大小不但与触摸屏的分辨率有关，而且也与触摸屏与有关，而且也与触摸屏与LCDLCD贴合的情况有关。而且，贴合的情况有关。而且，LCDLCD分辨率分辨率与触摸屏的分辨率一般来说是不一样，坐标也不一样，因此，如与触摸屏的分辨率一般来说是不一样，坐标也不一样，因此，如果想得到体现果想得到体现LCDLCD坐标的触摸屏位置，还需要在程序中进行转换。坐标的触摸屏位置，还需要在程序中进行转换。转换公式如下转换公式如下:lx=(x-TchScr_Xmin)*LCDWIDTH/(TchScr_Xmax-TchScr_Xmin)x=(x-TchScr_Xmin)*LCDWIDTH/(TchScr_Xmax-TchScr_Xmin)ly=(y-TchScr_Ymin)*LCDHEIGHT/(TchScr_Ymax-TchScr_Ymin)y=(y-TchScr_Ymin)*LCDHEIGHT/(TchScr_Ymax-TchScr_Ymin)l其中，其中，TchScr_XmaxTchScr_Xmax、TchScr_XminTchScr_Xmin、TchScr_YmaxTchScr_Ymax和和TchScr_YminTchScr_Ymin是触摸屏返回电压值是触摸屏返回电压值x x、y y轴的范围，轴的范围，LCDWIDTHLCDWIDTH、LCDHEIGHTLCDHEIGHT是液晶是液晶屏的宽度与高度。屏的宽度与高度。85七基于ARM的嵌入式系统硬件结构设计86七基于ARM的嵌入式系统硬件结构设计#define ADS7843_CTRL_START0 x80#define ADS7843_GET_X0 x50#define ADS7843_GET_Y0 x10#define ADS7843_CTRL_12MODE0 x0#define ADS7843_CTRL_8MODE0 x8#define ADS7843_CTRL_SER0 x4#define ADS7843_CTRL_DFR0 x0#define ADS7843_CTRL_DISPWD0 x3/Disable power down#define ADS7843_CTRL_ENPWD0 x0/enable power down#define ADS7843_PIN_CS(16)/GPF6#define ADS7843_PIN_PEN(15)/GPG5/#define ADS7843_PIN_BUSY(16)/触摸屏动作触摸屏动作/#define TCHSCR_ACTION_NULL0#define TCHSCR_ACTION_CLICK1/触摸屏单击触摸屏单击#define TCHSCR_ACTION_DBCLICK2/触摸屏双击触摸屏双击#define TCHSCR_ACTION_DOWN3/触摸屏按下触摸屏按下#define TCHSCR_ACTION_UP4/触摸屏抬起触摸屏抬起#define TCHSCR_ACTION_MOVE5/触摸屏移动触摸屏移动#define TCHSCR_IsPenNotDown()(rPDATG&ADS7843_PIN_PEN)void TchScr_init(void);void TchScr_GetScrXY(int*x,int*y);87七基于ARM的嵌入式系统硬件结构设计88七基于ARM的嵌入式系统硬件结构设计89本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计90七基于ARM的嵌入式系统硬件结构设计1、传输编码、传输编码l曼彻斯特编码曼彻斯特编码l差分曼彻斯特编码差分曼彻斯特编码91七基于ARM的嵌入式系统硬件结构设计l以太网MAC层物理传输帧（IEEE802.3）PRSDDASATYPEDATAPADFCS56位位8位位48位位48位位16位位不超过不超过1500字节字节可选可选32位位PRPR：同步位，收发双方的时钟同步，也指明传输的速率（同步位，收发双方的时钟同步，也指明传输的速率（10M10M、100M100M）SDSD：分隔位分隔位,表示下面跟着的是真正的数据表示下面跟着的是真正的数据,而不是同步时钟而不是同步时钟DADA：目目的地址的地址,以太网的地址为以太网的地址为4848位地址。如果为都为位地址。如果为都为F,F,则是广播地址则是广播地址SASA：源地址源地址,48,48位位,表明该帧的数据是哪个网卡发的表明该帧的数据是哪个网卡发的,即发送端网卡地址即发送端网卡地址TYPETYPE：类型字段，表明该帧的数据是什么类型。如：类型字段，表明该帧的数据是什么类型。如：0800H 0800H 表示数据为表示数据为IPIP 包，包，0806H0806H表示数据为表示数据为ARPARP包，包，814CH814CH是是SNMPSNMP包，包，8137H8137H为为IPX/SPXIPX/SPX包包 DATADATA：数据段，该段数据不能超过：数据段，该段数据不能超过15001500字节。字节。PADPAD：填充位。以太网帧传输的数据包最小不能小于填充位。以太网帧传输的数据包最小不能小于6060字节字节,当数据段不当数据段不 足足4646字节时，后面补字节时，后面补000000.(000000.(当然也可以补其它值当然也可以补其它值)FCS:32FCS:32位位CRCCRC数据校验位。该校验由网卡自动完成数据校验位。该校验由网卡自动完成92七基于ARM的嵌入式系统硬件结构设计lPR,SD,PAD,FCSPR,SD,PAD,FCS这几个数据段是由网卡自动产生的；只需要理解这几个数据段是由网卡自动产生的；只需要理解DA、SA、TYPE、DATA四个段的内容四个段的内容l所有数据位的传输由低位开始所有数据位的传输由低位开始(传输的位流使用曼彻斯特编码传输的位流使用曼彻斯特编码)l以太网的冲突退避算法是由硬件自动执行的以太网的冲突退避算法是由硬件自动执行的lDA+SA+TYPE+DATA+PADDA+SA+TYPE+DATA+PAD最小为最小为6060字节字节,最大为最大为15141514字节字节l以太网卡可以接收三种地址的数据，一个是广播地位，一个是多以太网卡可以接收三种地址的数据，一个是广播地位，一个是多播地址播地址(在嵌入式的环境中一般不用在嵌入式的环境中一般不用)，一个是它自已的地址，一个是它自已的地址l任何两个网卡的物理地址都是不一样的，是世界上唯一的，网卡任何两个网卡的物理地址都是不一样的，是世界上唯一的，网卡地址由专门机构分配。地址由专门机构分配。93七基于ARM的嵌入式系统硬件结构设计l嵌入式处理器网卡芯片（嵌入式处理器网卡芯片（RTL8019RTL8019）l对嵌入式处理器没有特殊要求，通用性强对嵌入式处理器没有特殊要求，通用性强l处理器和网络数据交换通过外部总线，速度慢，不适合于处理器和网络数据交换通过外部总线，速度慢，不适合于100M100M网络网络l带有以太网络接口的嵌入式处理器带有以太网络接口的嵌入式处理器l处理器面向网络应用处理器面向网络应用l处理器和网络数据交换通过内部总线，速度快处理器和网络数据交换通过内部总线，速度快94七基于ARM的嵌入式系统硬件结构设计95七基于ARM的嵌入式系统硬件结构设计l与常规的网卡设计思路不同的是，在嵌入式系统中，系统的精简与常规的网卡设计思路不同的是，在嵌入式系统中，系统的精简一直是个主要的原则。一直是个主要的原则。RTL8019ASRTL8019AS作为网卡，时需要一片作为网卡，时需要一片EEPROMEEPROM作作为配置存储器，来确定通讯的端口地址，中断地址，网卡的物理为配置存储器，来确定通讯的端口地址，中断地址，网卡的物理地址，工作模式，制造厂商等信息；地址，工作模式，制造厂商等信息；l而在嵌入式系统中，可以使用而在嵌入式系统中，可以使用RTL8019ASRTL8019AS的默认配置和一些管脚作的默认配置和一些管脚作为网卡的初始化方法。这样可以节省配置存储器，减小嵌入式硬为网卡的初始化方法。这样可以节省配置存储器，减小嵌入式硬件平台的体积。件平台的体积。96七基于ARM的嵌入式系统硬件结构设计1 RTL8019AS的初始化 RTL8019RTL8019支持即插即用模式和非即插即用模式。在嵌入式系统中，支持即插即用模式和非即插即用模式。在嵌入式系统中，网卡的外设通常是不经常插拔的，所以，为了系统的精简，配置网卡的外设通常是不经常插拔的，所以，为了系统的精简，配置RTL8019RTL8019为非即插即用模式。有着固定的中断，有着固定的端口地为非即插即用模式。有着固定的中断，有着固定的端口地址，假设是端口是址，假设是端口是0 x3000 x300（这里的端口是相对于（这里的端口是相对于ISAISA总线来说的端总线来说的端口，对于口，对于ARMARM的总线，需要重新计算地址）。这些配置可以通过的总线，需要重新计算地址）。这些配置可以通过RTL8019RTL8019的外部管脚，在系统上电复位的时候，自动配置起来。的外部管脚，在系统上电复位的时候，自动配置起来。97七基于ARM的嵌入式系统硬件结构设计lRTL8019RTL8019含有含有16K16K字节的字节的RAMRAM，地址为，地址为0 x4000-0 x7fff(0 x4000-0 x7fff(指的是指的是RTL8019RTL8019内部的存储地址，是内部的存储地址，是RTL8019RTL8019工作用的存储器，可以通过工作用的存储器，可以通过远程远程DMADMA访问），每访问），每256256个字节称为一页，共有个字节称为一页，共有6464页。页的地址就页。页的地址就是地址的高是地址的高8 8位，页地址为位，页地址为0 x40-0 x7f0 x40-0 x7f。这。这16k16k的的ramram的一部分用来的一部分用来存放接收的数据包，一部分用来存储待发送的数据包存放接收的数据包，一部分用来存储待发送的数据包 98七基于ARM的嵌入式系统硬件结构设计 作为一个集成的以太网芯