第三章时钟电路与复位电路ppt课件

2.42.4 时钟电路与复位电路时钟电路与复位电路 时钟信号是用来根据单片机内各种微操作的时间基准。复位操作则使单片机的片内电路初始化，使单片机从一种确定的初态开始运行。2.4 时钟电路与复位电路 时钟信号是用来根据11.1.振荡电路振荡电路 v包括内部振荡和外部振荡v在X1、X2外接晶振，片内有一高增益的反相放大器，自激振荡器并产生时钟。图中的2个几Pf几十Pf的小电容起稳定振荡频率和快速起振的作用，大多数电路采用内部振荡电路。v外部振荡电路把外部已有的时钟信号引入，一般要求同步时使用。如双CPU系统中。2.4.1时钟电路1.振荡电路 包括内部振荡和外部振荡2.4.1时钟电路2振荡电路振荡电路 89C5189C51（CHMOS工艺）的外部输入为X1，X2悬空HMOS工艺的芯片振荡电路 89C5189C51（CHMOS工艺）的外部输入为32.2.基本时序单位基本时序单位 v振荡周期：1/fOSC 最小的时序单位v状态（S）周期：2/fOSC 包含两个节拍(P1、P2)，一个节拍为1个振荡周期。v机器周期MC：12/fOSC 6个状态，S1-S6，12个节拍(S1P1、S1P2、S2P1、S2P2)，12个振荡周期v指令周期：14个MC，执行一条指令所需的时间。2.基本时序单位 振荡周期：1/fOSC42.4.2复位电路 RST引脚出现2个MC或以上的高电平，单片机执行复位操作，RST持续为高，单片机循环复位。v 上电复位电路v 上电且开关复位电路v 看门狗复位电路 2.4.2复位电路 RST引脚出现2个MC或以上5复位电路复位电路6复位电路复位电路7复位后的状态PC为0000H，内RAM随机值vA=00H vB=00HvPSW=00HvSP=07HvDPTR=0000HvP0P3=FFHvIP=00HvIE=00HvTMOD=00HvTCON=00HvTH0、TL0=0000HvTH1、TL1=0000HvSCON=00HvSBUF不定vPCON0 xxx0000B复位后的状态PC为0000H，内RAM随机值A=00H TM82.5 2.5 I/OI/O端口电路与电气特性端口电路与电气特性 MCS-51单片机有4个I/O端口，即P0P3口。就电路结构而言，P0口是三态双向口，P1P3口是准双向口。P3口还有第二功能电路，所以这4个端口的内部电路都不相同。它们也有共性：(1)每个端口的8位I/O线是相同电路结构；(2)每位I/O线均有一个输出锁存器、一个驱动器和一个输入缓冲器。2.5 I/O端口电路与电气特性 MCS-5192.5 2.5 I/OI/O端口电路与电气特性端口电路与电气特性 v P0、P1、P2、P3 既有字节地址，也有位地址，对相应的地址单元进行写操作，就完成了相应端口的输入/输出操作v 1个全双工的串行I/O口，用于扩展I/O口或用作串行异步通信（第五章专门介绍）2.5 I/O端口电路与电气特性 10P0P0端口端口双向I/O端口数据/地址复用总线 外部数据的进出口线，同时也是扩展外部芯片的低8位地址线，工作时，在该总线上分时地出现地址/数据信息。不同类型信息的间隙时间上，总线出现高阻态。三态 0，1，高阻态内部无上拉电阻，用作静态口时，可挂接上、下拉电阻2.5.1 I/O2.5.1 I/O接口内部电路结构接口内部电路结构P0端口2.5.1 I/O接口内部电路结构11P1P1端口端口通用I/O端口准双向静态口 处理办法：在读入引脚电平时，必须先进行写入1操作，首次上电时可忽略该操作，输出操作没必要。内部有上拉电阻P1端口12P1P1端口内部结构端口内部结构P1端口内部结构13P2P2端口端口通用I/O端口或高8位地址总线准双向静态口 处理办法：与P1口一样内部有上拉电阻执行MOVX时，被称谓动态口（后面外RAM扩展时讲述原因）在扩展外部芯片时，一般参与编址P2端口14P3P3端口双功能口端口双功能口第一功能：作用与P1口一样第二功能：第二功能优先，若干用为第二功能时，其余可为第一功能。P3.0 RXD串行接收P3.4 T0计数0输入P3.1 TXD串行发送P3.5 T1计数1输入P3.2 /INT0 外中断0输入P3.6 /WR 写信号引脚P3.3 /INT1 外中断1输入P3.7 /RD 读信号引脚P3端口双功能口P3.0 RXD串行接收P3.4 T152.5.2 I/O2.5.2 I/O端口负载能力端口负载能力 P0口每一位输出可驱动8个LSTTL负载，当作地址/数据输出时是标准的三态双向口。当作为通用I/O接口使用时是开漏输出，只有灌负载能力没有拉负载能力。要想得到拉负载能力需外接一个上拉电阻才行。P1P3口每一位可驱动4个LSTTL负载，是一个准双向口。作为输出，输出低电平时负载能力较强，输出高电平时负载能力很差，约几十微安。2.5.2 I/O端口负载能力16I/OI/O端口负载能力端口负载能力 I/O端口负载能力 172.5.3 2.5.3 低功耗工作方式低功耗工作方式 与低功耗系列内部结构基本相同，外形、管脚、软件指令一样，不同的是制造工艺，功耗低，抗干扰能力强，并具有待机和掉电模式。待机：标准节电运行工作方式；掉电：一种节电模式，不是没电！正常运行：5V/12M 16mA待机运行：5V/12M 3.7mA掉电：5V/停振 16A2.5.3 低功耗工作方式 与18低功耗工作方式原理低功耗工作方式原理 低功耗工作方式原理 19低功耗工作方式低功耗工作方式 /IDL=0时，有晶振，故中断系统，串行口，定时/计数器等电路继续由时钟驱动，但此时时钟信号不再送入CPU，即CPU处于等待状态。/PD0，振荡器停振，只有片内RAM、SFR的内容被保存。/IDL、/PD位由电源控制寄存器PCON来设定。（只能字节寻址）低功耗工作方式 /IDL=0时，有晶振，故中断20低功耗工作方式低功耗工作方式 低功耗工作方式 21低功耗工作方式低功耗工作方式 进入待机：使IDL=1即可。进入掉电：使PD=1即可，进入后，可将VCC降至2V（保持RAM、SFR），但在退出掉电时，先使电压升至正常电压。退出待机：中断退出或复位退出（2个MC）。退出掉电：硬件复位（大于10毫秒），重新定义SFR，但内RAM不变。注意：注意：进入掉电前，必须使外围器件、设备进入掉电前，必须使外围器件、设备处于禁止状态。处于禁止状态。低功耗工作方式 进入待机：使IDL=1即可。22低功耗工作方式低功耗工作方式 端口处理端口处理 P1、P2、P3内有上拉电阻，故不使用可悬空；P0则应外接上拉或下拉电阻，否则，不定的电平将增加系统功耗。低功耗工作方式 端口处理232.6 2.6 本章小结本章小结 本章介绍了MCS-51单片机芯片的硬件结构及工作特性。它（AT89C51）是一个8位机，主要组成有：8位CPU、128B的RAM、4KB的ROM、21个特殊功能寄存器(SFR)、4个并行I/O接口P0P3，每口8根位线共32线、2个16位定时/计数器、1个全双工串行接口、5个中断源、内部时钟电路和复位电路、可寻址片外64KB的ROM空间和64KB的RAM空间。2.6 本章小结 本章介绍了MCS-51单片机芯片242.6 2.6 本章小结本章小结 要熟练掌握CPU的工作特点，它使用的工作寄存器有4组，每组8个单元，工作寄存器编号是R0R7。寄存器组之间切换是靠程序状态字寄存器(PSW)中RS0和RS1控制的。RAM在地址20H以上的16单元是一个很好的状态标志位区。堆栈指针(SP)最好不要指向以上这两个区，以免造成程序混乱。在程序计数器(PC)的低位地址有6个特殊地址，即复位地址0000H和5个模块中断向量地址。主程序最好要避开这些地址，在大于0030H以上地址开始使用，以免发生中断服务不正常响应。2.6 本章小结 要熟练掌握CPU的工作特点，它使用的工作252.6 2.6 本章小结本章小结 4个并行I/O接口P0P3要明确各接口的第二功能定义，因为在作第二功能使用时，各引脚的定义是固定的，不能变动。在作通用I/O接口时，各引脚定义是用户可随意改变的。MCS-51单片机的I/O接口输出负载能力是非平衡的，低电平的灌负载能力大于高电平时的拉负载能力，使用时要设计合理。I/O接口作输入时首先软件对该口写“1”，否则，可能得不到输入信号的正确电平。2.6 本章小结 4个并行I/O接口P0P3要明确各接口26补充：低功耗的有关应用知识补充：低功耗的有关应用知识 一、特点以低功耗作为系统的主要技术指标，通常用于便携式智能仪器、仪表和长期无人值守的自动监测、监控的仪器仪表中。体积小，重量轻，便于携带。直流供电（各种电池）场合。采用低功耗电路的设计方法，选用低功耗器件和芯片，尽量硬件软件化；大量采用CMOS电路。采用LCD显示器。具有存储数据能力和采用通信接口。补充：低功耗的有关应用知识 一、特点27二、CMOS集成电路应用简介低功耗逻辑电平：CMOS电路之间可相互驱动；CMOS电路可驱动TTL电路（但负载能力小），TTL电路不能驱动COMS电路抗干扰能力强（噪声容限宽）使用注意：未用输入端不要悬空输入信号幅度应小于VCC输出能力，扇出系数N大二、CMOS集成电路应用简介28CMOSCMOS与与TTLTTL电平关系表电平关系表 CMOS与TTL电平关系表 29