《数字电路设计》PPT课件

刘 怡7158 FPGA的 特 点SOC与 硬 件 编 程 概 念数 字 电 路 系 统 设 计设 计 案 例 分 析 （ 以 ALTERA的 FPGA为 例 ）目 录 并 行 处 理记 住 下 面 的 数 ：651841651214863287241822987512665123 并 行设 计 串 行设 计VS速 度 快 速 度 慢资 源 消 耗 多 资 源 消 耗 少设 计 难 度 大 设 计 难 度 小开 发 周 期 长 开 发 周 期 短 CPUDSPGPUFPGA处 理 器 CPU（ Central Processing Unit）冯 诺 依 曼 结 构 或 哈 佛 结 构多 线 程 ， 操 作 系 统 调 度 的 顺 序 处理 流 水 线 设 计 （ 时 间 并 行 设 计 ）多 核 （ 空 间 并 行 设 计 ）处 理 器 DSP（ Digital Signal Processor）哈 佛 结 构 /改 进 型 的 哈 佛 结 构程 序 /数 据 分 别 独 立 存 储 /访 问专 门 的 流 水 线 （ 时 间 并 行 设 计 ）多 核 （ 空 间 并 行 设 计 ）处 理 器 GPU（ Graphic Processing Unit）最 初 用 于 3D图 像 渲 染CUDA技 术 使 GPU架 构 有 了 显 著 改 进由 GPU到 General Purpose GPU独 立 ALU（ Arithmetic Logic Unit 算 术逻 辑 单 元 ） 非 常 适 合 并 行 计 算G80（ Geforce8） 有 128个 单 独 ALU处 理 器 Field Programmable Gate Array（ 现 场 可 编 程 逻 辑 门 阵 列 ）FPGAs系 列 逻 辑 单 元 ALM (高 性 能 自 适 应 逻 辑 模 块 )Stratix V 1,052,000 397,000Stratix IV 813,050 325,220Stratix III 338,000 135,200FPGA资 源 单 元 独 立 ! 大 规 模 集 成 电 路 ， 电 路 系 统 已 固 定 ，只 能 进 行 程 序 开 发大 规 模 可 编 程 逻 辑 器 件 ， 提 供 资 源 ，电 路 系 统 需 要 设 计 开 发FPGACPU、 DSP、 GPU特 点 并 行设 计 串 行设 计VS速 度 快 速 度 慢资 源 消 耗 多 资 源 消 耗 少设 计 难 度 大 设 计 难 度 小开 发 周 期 长 开 发 周 期 短 http:/zet.aluzina.org/index.php/Zet_processor Cyclone III 3C16！高 自 由 度 设 计 片 上 系 统 SOC SOC： System On Chip。 SOC是 当 前 嵌 入 式 系 统 的 极 致 SOC最 大 的 特 点 ：实 现 了 软 硬 件 无 缝 结 合 ， 直 接 在 处 理器 片 内 嵌 入 操 作 系 统 的 代 码 模 块 。 ? 体 积 和 功 耗 小 ， 可 靠 性 高 。 SOC往 往 是 专 用 的 ， 所 以 大 部 分 都不 为 用 户 所 知 。 Altera公 司 专 门 有 一 个 工 具 软 件 -SOPC Builder， 用 于 在 其 FPGA产 品 上 实 现 SOC。 其 处 理 器 名 为 ： NIOS/NIOS II Altera提 供 NIOS处 理 器 的 软 核 版 本SOC & SOPC系 统 的 定 义 为 实 现 规 定 功 能 以 达 到 某 一 目 标而 构 成 的 相 互 关 联 的 一 个 集 合 体 或 装 置 (部 件 ) QuartuS II 界 面 SOPC BuIlder 界 面 FPGa的 SOC设 计 用 写 程 序 代 替 接 线 进 行 硬 件 设 计 硬 件 编 程 本 质 是 在 写 电 路 FPGA是 可 编 程 数 字 器 件 FPGA工 程 师 是 在 进 行 数 字 电 路系 统 设 计 硬 件 编 程 是 什 么 ？ 可 编 程 模 拟 器 件（ Programmable Analog Device）是 近 年 来 崭 露 头 角 的 一 类 新 型 集 成 电 路 。 它 既属 于 模 拟 集 成 电 路 ， 又 同 可 编 程 逻 辑 器 件 一 样 ，可 由 用 户 通 过 现 场 编 程 和 配 置 来 改 变 其 内 部 连接 和 元 件 参 数 从 而 获 得 所 需 要 的 电 路 功 能 。 通 用 型 可 编 程 模 拟 器 件 主 要 包 括 现 场 可 编 程 模拟 阵 列 （ FPAA） 和 在 系 统 可 编 程 模 拟 电 路（ ispPAC） 两 大 类 。多 了 解 一 点 FPGa硬 件 设 计 流 程 数 字 逻 辑 电 路系 统 设 计 设 计 流 程 系 统 功 能 设 计 两 个 工 作 点1.系 统 需 求 分 析2.功 能 模 块 分 解 控 制 模 块 设 计 要 完 成 的 工 作 ： 并 行 控 制1、 完 成 各 种 信 号 的 控 制 ， 即 对 数 据 流 进 行 控 制(开 关 信 号 可 视 为 1bit数 据 流 )。 2、 完 成 各 种 外 设 接 口 控 制 ， 即 按 满 足 外 设 协 议的 时 序 进 行 数 据 流 的 控 制 。 *实 时 性 要 求 不 高 的 控 制 可 用 实 时 性 不 强 的 主 处理 器 完 成 ， 如 单 片 机 等 。 对 实 时 性 要 求 特 别 高 的控 制 用 FPGA完 成 ， 如 算 法 设 计 中 数 据 读 写 。控 制 模 块 小 结 控 制 模 块 小 结要 掌 握 的 知 识 ：1、 系 统 概 念 ： 系 统 是 如 何 运 作 的 ？ 要 完 成 如 种 功 能 ？要 控 制 什 么 数 据 流 ？2、 外 设 协 议 ： 各 种 外 设 的 DataSheet， 外 设 特 性 如何 ？ 接 口 时 序 怎 样 ？3、 明 白 如 何 控 制 数 据 流 。 算 法 模 块 设 计完 成 数 据 流 的 变 形 ， 即 数 据 流通 过 算 子 逻 辑 流 出 得 到 希 望 得到 的 结 果 算 法 模 块 设 计要 掌 握 的 知 识 ：要 实 现 的 算 法 功 能 ：算 法 由 哪 些 计 算 步 骤 组 成 ？算 法 的 特 性 ：哪 些 是 同 时 计 算 （ 并 行 ） 哪 些 是 顺 序 计 算（ 串 行 ） ？ 定 点 或 浮 点 的 差 别 ？将 算 法 进 行 分 割 ：将 并 行 计 算 与 顺 序 计 算 进 行 分 割 ， 利 用FPGa并 行 特 性 进 行 逻 辑 设 计 ， 包 括 逻 辑 设 计 、代 码 设 计 （ 开 发 环 境 或 任 意 编 辑 器 ） 、 功 能 仿真 （ mOdelSIm） 及 算 法 验 证 （ matlaB） 算 法 算 算 法 模 块 框 架 图 范 例 算 法 模 块 时 序 设 计VS与 HS为 数 字 14位 输 入 时 序 。 场 20mS， 行 320Px256lIne， 共 占 用 时 间 不 足10mS；HS_tImInG为 自 己 生 成 用 于 做 算 法 的 时 序 。 共 555行 ， 每 行 正 程 320P， 消 隐 160P。2 256行 ：用 VS、 HS将 数 字 14位 图 像 缓 存 至 ram中 ；用 HS_tImInG从 ram中 读 出 ， 进 行 各 级 通 道 的 高 斯 下 采 样 ；将 各 级 通 道 的 下 采 样 结 果 缓 存 至 各 级 通 道 BuFF；260 516行 ： 用 HS_tImInG根 据 各 级 通 道 BuFF进 行 双 线 性 放 大 ；用 HS_tImInG将 各 级 通 道 放 大 后 数 据 加 权 求 和 得 到 背 景 ；用 HS_tImInG将 ram中 的 原 图 与 背 景 相 减 ， 得 到 前 景 ；用 HS_tImInG对 前 景 进 行 锐 化 处 理 ；用 HS_tImInG将 锐 化 后 图 像 与 原 图 相 加 得 到 增 强 图 像 ；用 HS_tImInG将 增 强 图 像 进 行 高 斯 滤 波 ， 输 至 lInkPOrt 联 合 仿 真 工 具 算 法 模 块 仿 真 验 证仿 真 验 证 方 法 ：先 将 FPGa的 .V程 序 改 为 m程 序 (程 序 2)， 比 较 经 典 算 法 的 m程 序 (程 序 1)与 之 的 差 别 。这 两 种 程 序 都 为 逐 行 显 示 算 法 。 一 致 说 明 在 逐 行 显 示 情 况 下 程 序 2与 程 序 1等 价 。 在 程 序 2上 增 加 修 正 参 数 ， 使 之 成 为 隔 行 显 示 程 序 (程 序 4)， 比 较 程 序 4与 程 序 1的 差别 ， 找 出 修 正 参 数 引 起 的 锯 齿 情 况 与 图 像 形 变 情 况 。在 mOdelSIm中 仿 真 FPGa代 码 (程 序 5)， 比 较 与 程 序 4的 仿 真 结 果 之 差 。 这 两 种 都 为隔 行 显 示 算 法 。 一 致 说 明 在 隔 行 显 示 情 况 下 FPGa代 码 与 程 序 4等 价 。得 出 结 论 ， FPGa算 法 移 植 是 否 等 价 于 隔 行 消 旋 算 法 。 算 法 模 块 仿 真 验 证程 序 1的 旋 转 45度 仿 真 结 果 程 序 4旋 转 45度 的 仿 真 结 果 算 法 模 块 仿 真 验 证程 序 5的 旋 转 45度 逐 行 仿 真 结 果 程 序 5的 旋 转 45度 隔 行 仿 真 结 果 结 论 ： 十 字 线 图片 进 行 比 较 ，mOdelSIm仿 真结 果 与 matlaB仿 真 结 果 一 致 ，FPGa算 法 设 计 验证 结 果 :正 确 。 算 法 模 块 仿 真 验 证结 论 ： 十 字 线 图 片 进行 比 较 ， mOdelSIm仿 真 结 果 与 matlaB仿 真 结 果 一 致 ，FPGa算 法 设 计 验 证结 果 :正 确 。程 序 1 matlaB处 理 结 果 程 序 5 mOdelSIm处 理 结 果 算 法 模 块 仿 真 验 证程 序 1运 行 结 果 像 素 灰 度 分 析 ， 左 上 角 点 为 坐 标 G(360,144)的 灰 度 程 序 5运 行 结 果 像 素 灰 度 分 析 ， 左 上 角 点 为 坐 标 G(360,144)的 灰 度 算 法 模 块 仿 真 验 证程 序 1与 程 序 5的 灰 度 差 值 误 差 直 方 图结 论 ：不 考 虑 边 界 处 理 的 情 况 下 ， FPGa定 点 算 法 设 计 实现 结 果 与 浮 点 计 算 值 相 比 较 不 到 2%的 值 灰 度 值 误 差在 2个 灰 度 级 以 外 (2/256=0.78%) 协 同 设 计1.lOGIClOCk 协 同 设 计1.lOGIClOCk 协 同 设 计1.lOGIClOCk 协 同 设 计2.deSIGnPatItIOn 协 同 设 计2.deSIGnPartItIOn 协 同 设 计2.deSIGnPatItIOnnetlISt tyPe有 四 个 可 选 值 SOurCe FIle， POSt-SyntHeSIS， POSt-FIt， emPtySOurCe FIle： 如 果 源 代 码 未 修 改 ， 则 仅 不 重 新analySIS， 还 需 进 行 SyntHeSIS和 FItter；POSt-SyntHeSIS： 如 果 源 代 码 未 修 改 ， 不 需 重 新analySIS、 SyntHeSIS， 结 果 只 进 行 FItter；POSt-FIt： 如 果 源 代 码 未 修 改 ， 保 留 前 次 analySIS、SyntHeSIS、 FItter结 果 ；emPty： 标 志 为 空 分 区 ， 编 译 时 将 忽 略 此 分 区 。 时 序 分 析 目 的为 了 增 加 可 编 程 逻 辑 器 件 电 路 工 作 的 稳 定 性 ，一 定 要 加 强 可 编 程 逻 辑 器 件 设 计 的 规 范 要 求 ， 要尽 量 采 用 同 步 电 路 设 计 。 对 于 设 计 中 的 异 步 电 路 ，要 给 出 不 能 转 换 为 同 步 设 计 的 原 因 ， 并 对 该 部 分异 步 电 路 的 工 作 可 靠 性 (如 时 钟 等 信 号 上 是 否 有 毛刺 ， 建 立 -保 持 时 间 是 否 满 足 要 求 等 ） 作 出 分 析 判断 ， 提 供 分 析 报 告 。电 路 设 计 的 难 点 在 时 序 设 计 ， 而 时 序 设 计 的 实 质就 是 满 足 每 一 个 触 发 器 的 建 立 /保 持 时 间 的 要 求 。 时 序 分 析 基 础 时 序 分 析 基 础对 reG2而 言 :触 发 器 的 建 立 时 间 要 求 为 ： t_SetuP， 保 持 时 间 要 求 为 ： t_HOld，路 径 延 时 为 ： t1， 路 径 延 时 为 ： t2， 路 径 延 时 为 ： t3， 时钟 周 期 为 ： t_CyCle， tS （ t_CyCle t） t1， tH t1 t，令 t t3 t2， 则条 件 1.如 果 t_SetuP tS ， 即 t_SetuP （ t_CyCle t） t1， 这说 明 信 号 比 时 钟 有 效 沿 超 过 t_SetuP 时 间 到 达 reG2的 d端 ， 满 足 建立 时 间 要 求 。 反 之 则 不 满 足 ；条 件 2.如 果 t_HOld tH ， 即 t_HOld 0 时 ， t_HOld受 影 响 ； 当 t 0 时 ， t_SetuP 受 影 响 。 同 步 设 计 优 点1.同 步 电 路 比 较 容 易 使 用 寄 存 器 的 异 步 复 位 /置 位 端 ， 以 使 整 个 电路 有 一 个 确 定 的 初 始 状 态 ；2.在 可 编 程 逻 辑 器 件 中 ， 使 用 同 步 电 路 可 以 避 免 器 件 受 温 度 ， 电压 ， 工 艺 的 影 响 ， 易 于 消 除 电 路 的 毛 刺 ， 使 设 计 更 可 靠 ， 单 板 更稳 定 ；3.同 步 电 路 可 以 很 容 易 地 组 织 流 水 线 ， 提 高 芯 片 的 运 行 速 度 ， 设计 容 易 实 现 ；4.同 步 电 路 可 以 很 好 地 利 用 先 进 的 设 计 工 具 ， 如 静 态 时 序 分 析 工具 等 ， 为 设 计 者 提 供 最 大 便 利 条 件 ， 便 于 电 路 错 误 分 析 ， 加 快 设计 进 度 。 同 步 设 计 原 则1.尽 可 能 在 整 个 设 计 中 只 使 用 一 个 主 时 钟 ， 同 时 只 使 用 同 一 个 时钟 沿 ， 主 时 钟 走 全 局 时 钟 网 络 。2.在 FPGa设 计 中 ， 推 荐 所 有 输 入 、 输 出 信 号 均 应 通 过 寄 存 器 寄 存 ，寄 存 器 接 口 当 作 异 步 接 口 考 虑 。3.当 全 部 电 路 不 能 用 同 步 电 路 思 想 设 计 时 ， 即 需 要 多 个 时 钟 来 实现 ， 则 可 以 将 全 部 电 路 分 成 若 干 局 部 同 步 电 路 （ 尽 量 以 同 一 个 时钟 为 一 个 模 块 ） ， 局 部 同 步 电 路 之 间 接 口 当 作 异 步 接 口 考 虑 。4.当 必 须 采 用 多 个 时 钟 设 计 时 ， 每 个 时 钟 信 号 的 时 钟 偏 差 （ t）要 严 格 控 制 。5.电 路 的 实 际 最 高 工 作 频 率 不 应 大 于 理 论 最 高 工 作 频 率 ， 留 有 设计 余 量 ， 保 证 芯 片 可 靠 工 作 。 时 序 约 束tImeQueSt时 序 分 析 工 具 时 序 约 束tImeQueSt时 序 分 析 工 具 时 序 约 束tImeQueSt时 序 分 析 工 具 时 序 约 束tImeQueSt时 序 分 析 工 具 实 物 调 试 分 析SIGnaltaP II lOGIC analyzer 希 望 能 和 大 家一 起 交 流 一 起 进 步 ！谢 谢 !